[发明专利]一种对芯片表面开槽的方法及芯片在审
申请号: | 202011140415.0 | 申请日: | 2020-10-22 |
公开(公告)号: | CN112259453A | 公开(公告)日: | 2021-01-22 |
发明(设计)人: | 严立巍;文锺;符德荣 | 申请(专利权)人: | 绍兴同芯成集成电路有限公司 |
主分类号: | H01L21/308 | 分类号: | H01L21/308 |
代理公司: | 北京同辉知识产权代理事务所(普通合伙) 11357 | 代理人: | 王依 |
地址: | 312000 浙江省绍兴市越城区*** | 国省代码: | 浙江;33 |
权利要求书: | 查看更多 | 说明书: | 查看更多 |
摘要: | |||
搜索关键词: | 一种 芯片 表面 开槽 方法 | ||
1.一种对芯片表面开槽的方法,其特征在于,包括:
在芯片表面预设位置设置多个掩膜结构,在每两个掩膜结构之间均设置一个沟槽,所述沟槽包括第一沟槽和第二沟槽,且所述第一沟槽和所述第二沟槽依次交替设置,其中,所述掩膜结构之间的宽度为曝光设备的曝光极限。
2.根据权利要求1所述的方法,其特征在于,
所述第一沟槽宽度大于所述第二沟槽宽度,且所述第一沟槽宽度为曝光设备的曝光极限,所述第二沟槽的宽度加上所述第二沟槽与所述第一沟槽之间的间隔宽度等于所述曝光极限。
3.根据权利要求1所述的方法,其特征在于,
所述第一沟槽宽度等于所述第二沟槽宽度,且所述第一沟槽宽度、所述第二沟槽宽度加上所述第二沟槽与所述第一沟槽之间的间隔宽度等于两个所述曝光极限。
4.根据权利要求1所述的方法,其特征在于,所述在芯片表面预设位置设置多个掩膜结构,包括:
在所述芯片表面对应所述第一沟槽位置设置侧壁,在所述侧壁的两侧设置所述掩膜结构。
5.根据权利要求4所述的方法,其特征在于,在所述侧壁的两侧设置所述掩膜结构,包括:
对所述芯片表面进行氧化处理,生成第一预设厚度的第一保护膜;
刻蚀所述第一保护膜,保留所述侧壁两侧的第一保护膜;
对所述芯片表面沉积第二预设厚度的第二保护膜,刻蚀所述第二保护膜,保留所述第一保护膜上的第二保护膜,得到所述掩膜结构。
6.根据权利要求5所述的方法,其特征在于,
所述第一保护膜为氧化硅保护膜;
所述第二保护膜为氮化硅保护膜。
7.根据权利要求5所述的方法,其特征在于,所述刻蚀所述第一保护膜,保留所述侧壁两侧的第一保护膜,包括:
在所述第一保护膜上沉积显影剂,通过显影定义图案,并通过黄光工艺刻蚀所述第一保护膜,保留所述侧壁两侧的预定宽度的第一保护膜。
8.根据权利要求1-7中任意一项所述的方法,其特征在于,在芯片表面预设位置设置多个掩膜结构之后,在每两个掩膜结构之间均设置一个沟槽之前,所述方法还包括:
按照预设承载电压能力对所述第一沟槽的两侧壁位置或者所述第一沟槽的一侧壁位置,以及对所述第二沟槽的两侧壁位置或者所述第二沟槽的一侧壁位置,进行各向同性蚀刻,形成底切结构。
9.根据权利要求8所述的方法,其特征在于,在每两个掩膜结构之间均设置一个沟槽之后,所述方法还包括:
利用所述掩膜结构对底切处理后的芯片基底部位、以及所述侧壁位置处的芯片基底进行刻蚀,得到所述第一沟槽和所述第二沟槽,并去除掩膜结构。
10.一种芯片,其特征在于,所述芯片为采用权利要求1-9中任一项所述的对芯片表面开槽的方法制备得到。
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于绍兴同芯成集成电路有限公司,未经绍兴同芯成集成电路有限公司许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/pat/books/202011140415.0/1.html,转载请声明来源钻瓜专利网。
- 同类专利
- 专利分类
H01L 半导体器件;其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置;专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理;集成电路器件或其特殊部件的制造