[发明专利]阵列基板、阵列基板的制作方法和显示装置

权利要求书

1.一种阵列基板，其特征在于，包括：

像素电极层；

公共信号线，所述公共信号线设置于所述像素电极层的一侧；以及

虚拟数据线，所述虚拟数据线和所述公共信号线设置于同一层；

所述虚拟数据线包括主体部，所述主体部与所述公共信号线间隔设置，所述主体部的截面积小于所述公共信号线的截面积，所述主体部通过所述像素电极层和所述公共信号线电连接，从而避免由于所述虚拟数据线与所述公共信号线连接的端部较细，所述公共信号线上累积的电荷在所述虚拟数据线的尖端聚集而导致的静电冲击现象；或者

所述虚拟数据线包括主体部和第一连接部，所述主体部和所述第一连接部间隔设置，所述主体部通过所述像素电极层和所述第一连接部电连接，所述第一连接部与所述公共信号线邻接，所述第一连接部的截面积大于所述主体部的截面积，所述第一连接部的截面积小于或等于所述公共信号线的截面积，所述主体部通过所述第一连接部和所述像素电极层与所述公共信号线电连接，从而避免由于所述虚拟数据线与所述公共信号线连接的端部较细，所述公共信号线上累积的电荷在所述虚拟数据线的尖端聚集而导致的静电冲击现象；或者

所述虚拟数据线包括第一连接部和第二连接部，所述第二连接部和所述主体部间隔设置，所述主体部设置于所述第一连接部和所述第二连接部之间，所述主体部通过所述像素电极层和所述第二连接部电连接，所述第二连接部和所述公共信号线邻接，所述主体部通过所述第一连接部、所述第二连接部以及所述像素电极层与所述公共信号线电连接，所述第一连接部和所述第二连接部的截面积均大于所述主体部的截面积，所述第一连接部的截面积小于或等于所述公共信号线的截面积，从而避免由于所述虚拟数据线与所述公共信号线连接的端部较细，所述公共信号线上累积的电荷在所述虚拟数据线的尖端聚集而导致的静电冲击现象。

2.根据权利要求1所述的阵列基板，其特征在于，所述虚拟数据线和所述像素电极层之间还设置有间隔层，所述间隔层设置有过孔，所述像素电极层包括像素电极，所述主体部通过穿设于所述过孔的像素电极与所述公共信号线电连接。

3.根据权利要求2所述的阵列基板，其特征在于，穿设于所述过孔的像素电极的两端同时连接所述主体部和所述公共信号线。

4.根据权利要求2所述的阵列基板，其特征在于，所述过孔包括间隔设置的第一过孔和第二过孔，所述像素电极的第一端部穿设所述第一过孔和所述主体部电连接，所述像素电极的第二端部穿设所述第二过孔和所述公共信号线电连接。

5.根据权利要求1所述的阵列基板，其特征在于，在所述虚拟数据线包括主体部和第一连接部时，所述阵列基板包括显示区域和非显示区域，所述主体部和所述第一连接部设置于所述显示区域，所述公共信号线设置于所述非显示区域，且围绕所述显示区域设置。