[发明专利]套刻误差量测标记结构及其制程方法和套刻误差量测方法

说明书

本申请提供一种套刻误差量测标记结构及其制程方法和套刻误差量测方法，涉及半导体制造技术领域。本申请在层叠设置且套刻标记区域位置重叠的显影光刻层、顶部光刻层、中间光刻层及底部光刻层中，通过使显影光刻层、顶部光刻层及底部光刻层在套刻标记区域中投影位置重叠的区域范围内的光栅标记的延伸方向一致，使中间光刻层与其他光刻层在套刻标记区域中投影位置重叠的区域范围内的光栅标记的延伸方向相交，从而降低除显影光刻层与顶部光刻层以外的其他已制备的光刻层产生非必要衍射光信号的可能性，使套刻误差量测时采集到的衍射光信号尽量仅包括显影光刻层与顶部光刻层所产生的衍射光信号，提升套刻误差的计算精准度。

技术领域

本申请涉及半导体制造技术领域，具体而言，涉及一种套刻误差量测标记结构及其制程方法和套刻误差量测方法。

背景技术

光刻工艺是通过对准、曝光等一系列步骤将掩膜板图案转移到晶圆上的工艺过程。在半导体器件制程过程中，通常需要多次使用光刻工艺进行套刻操作，而由于光刻工艺上的各种因素无法达到理想状态，必定导致曝光显影留存在晶圆上的图形与晶圆上已有图形无法完全对准，由此需要准确量测出曝光显影留存在晶圆上的图形与晶圆上已有图形之间的偏移量即套刻误差，才能在后续的工艺中对套刻误差进行有效的补偿及修正，使最终得到的半导体器件具有预期效果。

目前，常用的套刻误差量测方法需要在半导体器件的各光刻层的预定区域内形成相同的套刻标识，并通过采用DBO(Diffraction Based Overlay，基于衍射的套刻精度测量)技术对光照套刻标识所得到的衍射光信号的光强分布状况进行分析，得到最新制备的两个光刻层之间的套刻误差。

在此过程中，因光刻层主要用于制备逻辑运算图形，光刻层留给套刻标识的可安置空间并不多，通常会导致最新制备的两个光刻层与其他已制备的光刻层使用投影位置重叠的可安置空间，使光照套刻标识所得到的衍射光信号掺杂有其他已制备的光刻层所产生的非必要衍射光信号，影响套刻误差的计算精准度。

发明内容

有鉴于此，本申请的目的在于提供一种套刻误差量测标记结构及其制程方法和套刻误差量测方法，能够在辐射光正投射到最新显影出的光刻层的光栅标记上时，降低除最新制备的两个光刻层以外的其他已制备的光刻层产生非必要衍射光信号的可能性，并使套刻误差量测时采集到的衍射光信号尽量仅由最新制备的两个光刻层所产生的衍射光信号组成，提升套刻误差的计算精准度。

为了实现上述目的，本申请实施例采用的技术方案如下：

第一方面，本申请实施例提供一种套刻误差量测标记结构，包括层叠设置且套刻标记区域位置重叠的显影光刻层、顶部光刻层、中间光刻层及底部光刻层；所述显影光刻层、所述顶部光刻层及所述底部光刻层各自在套刻标记区域中投影位置重叠的区域范围内设有延伸方向一致的光栅标记；所述中间光刻层的套刻标记区域内设有光栅标记，其中所述中间光刻层与所述底部光刻层各自的套刻标记区域中投影位置重叠的区域范围内的光栅标记的延伸方向相交。

在可选的实施方式中，所述套刻标记区域包括第一标记区域及第二标记区域；所述显影光刻层、所述顶部光刻层、所述中间光刻层及所述底部光刻层各自的第一标记区域重叠，所述显影光刻层、所述顶部光刻层、所述中间光刻层及所述底部光刻层各自的第二标记区域重叠；所述显影光刻层、所述顶部光刻层、所述中间光刻层及所述底部光刻层各自在第一标记区域与第二标记区域内的光栅标记的延伸方向相交。

在可选的实施方式中，所述显影光刻层、所述顶部光刻层及所述底部光刻层各自在第一标记区域与第二标记区域内的光栅标记的延伸方向相互垂直。

在可选的实施方式中，所述中间光刻层的第一标记区域与第二标记区域内的光栅标记的延伸方向相互垂直。

在可选的实施方式中，所述中间光刻层的光栅标记的光栅周期小于200nm。

在可选的实施方式中，所述显影光刻层、所述顶部光刻层及所述底部光刻层各自的光栅标记的光栅周期处于500nm～750nm的范围内。