[发明专利]一种RISCV处理器访问Flash存储器的桥接系统及其桥接方法

权利要求书

1.一种RISCV处理器访问Flash存储器的桥接系统，其特征在于：所述桥接系统作为ICB总线的从设备，ICB控制模块在ICB状态机的控制下，解析ICB总线的读控制信号和地址信号，在接收到ICB-SPI交互模块发送的读数据有效信号后，将数据返回给RISCV处理器；

所述桥接系统作为SPI总线的主设备，SPI控制模块在SPI状态机的控制下，接收到ICB-SPI交互模块发送的启动信号后，向SPI发起读控制信号和地址信号并接收存储器返回的数据；

桥接系统包括以下模块：

实现RISCV处理器和该桥接系统互联的RISCV处理器总线接口；

实现Flash存储器和该桥接系统互联的Flash存储器总线接口；

按照ICB总线协议要求，接收并响应RISCV处理器发起的读请求，返回Flash存储器对应地址的数据的ICB控制模块；

按照SPI总线协议要求，向Flash存储器发起读请求，获取Flash存储器对应地址的数据的SPI控制模块；

实现ICB控制模块和SPI控制模块的控制信号、地址信号和数据信号的转换的ICB-SPI交互模块；

所述ICB控制模块工作在RISCV处理器的时钟域下，所述SPI控制模块工作在Flash存储器的时钟域下；对ICB启动信号和SPI结束信号进行异步信号的跨时钟域处理；地址信号仅在ICB启动信号有效时更新，地址信号在SPI时钟域采样时处于稳定状态；数据信号仅在SPI结束信号有效时更新，数据信号在ICB时钟域采样时处于稳定状态。

2.根据权利要求1所述的一种RISCV处理器访问Flash存储器的桥接系统，其特征在于，所述ICB-SPI交互模块实现控制信号的映射，将ICB总线的读使能信号转换成SPI总线的8位读操作码；

所述控制信号和地址信号的串并转换将Flash存储器的8位控制信号和24位地址信号并行输入串行输出；

所述数据信号的并串转换进一步包括接收Flash存储器返回的32bit数据串行输入并行输出；

异步信号跨时钟域处理进一步包括将启动信号从ICB时钟域同步到SPI时钟域，将结束信号从SPI信号同步到ICB时钟域。

3.一种RISCV处理器访问Flash存储器的桥接方法，其特征在于，基于如权利要求2所述的桥接系统以实现，包括如下步骤：

步骤1、通过RISCV处理器总线接口实现RISCV处理器和该桥接系统的互联；

步骤2、通过Flash存储器总线接口实现Flash存储器和该桥接系统的互联；

步骤3、按照ICB总线协议要求，接收并响应RISCV处理器发起的读请求，返回Flash存储器对应地址的数据的ICB控制模块；

步骤4、按照SPI总线协议要求，向Flash存储器发起读请求，获取Flash存储器对应地址的数据的SPI控制模块；

步骤5、通过ICB-SPI交互模块实现ICB控制模块和SPI控制模块的控制信号、地址信号和数据信号的转换。

4.根据权利要求3所述的桥接方法，其特征在于，所述ICB控制模块包括3个工作状态：

当接收到RISCV处理器发起的读请求时，将ICB总线的读地址信号进行寄存，并产生ICB启动信号；

当采样到ICB-SPI交互模块的ICB结束信号时，对交互模块的读数据进行采样，并装配到ICB总线的读数据总线上；

当接收到RISCV处理发送的读响应信号后，ICB控制模块完成一次读操作，等待RISCV处理器发起下一次读请求。

5.根据权利要求3所述的桥接方法，其特征在于，所述SPI控制模块包括3个工作状态：

当采样到ICB-SPI交互模块的SPI启动信号后，在32个时钟周期内完成控制操作码和地址信号的发送；

在完成控制信号和地址信号的发送后，接收Flash存储器发送的寄存器，持续32个时钟周期，接收32bit数据；

在完成读数据采样后，SPI控制模块完成一次对Flash存储器的访问，等待ICB-SPI交互模块的下一个SPI启动信号。

6.根据权利要求3所述的桥接方法，其特征在于，所述ICB-SPI交互模块将ICB启动信号同步到SPI时钟域得到SPI启动信号，将SPI结束信号同步到ICB时钟域得到ICB结束信号；所述交互模块通过移位寄存器实现地址信号并行输入串行输出；交互模块通过移位寄存器实现读数据信号串行输入并行输出。