[发明专利]一种具有ESD防护结构的结型场效应管

说明书

本发明提出了一种具有ESD防护结构的结型场效应管，该结型场效应管包括源极区、漏极区，以及设置在源极区和漏极区之间的第一栅极区，所述第一栅极区被电引出至多晶硅电阻上，同时该多晶硅电阻被电引出至所述栅端上。当静电发生时，静电产生的漏电流经漏端和源端之间的第一栅极区以及多晶硅电阻至栅端。这样使得第一栅极区的电位被抬高，从而源端就不容易被夹断，进而抬高了源端的电位。最终，源端电压会被其原有的ESD器件所钳位。因此，在优化的结型场效应管中，ESD来临时，该结型场效应管呈现电阻特性，具有良好的泄放能力。

技术领域

本发明涉及半导体技术领域，尤其是涉及一种具有静电放电防护结构的结型场效应管。

背景技术

静电放电(ESD：Electrostatic Discharge)，应该是造成所有电子元器件或集成电路系统造成过度电应力(EOS：Electrical Over Stress)破坏的主要元凶。因为静电通常瞬间电压非常高(＞几千伏)，所以这种损伤是毁灭性和永久性的，会造成电路直接烧毁。据美国国家半导体公司(National-Semiconductor)数据统计表明，现今集成电路失效产品中的38％是由ESD/EOS所引起的。

PN结是现有的半导体器件中的基础单位，在半导体器件的ESD防护中，需要考虑如何防止PN结被静电击穿和烧毁。通常情况下，PN结的击穿分两种，分别是电击穿和热击穿，电击穿指的是雪崩击穿(低浓度)和齐纳击穿(高浓度)，而这个电击穿主要是载流子碰撞电离产生新的电子-空穴对(electron-hole)，所以它是可恢复的。但是热击穿是不可恢复的，因为热量聚集容易导致半导体材料硅被熔融烧毁。因此需要防止的是PN结的热击穿。

场效应晶体管(FET)是一种使用非常广泛的半导体器件。FET通常分为结型场效应晶体管(JFET)和金属-氧化物型(MOSFET)场效应晶体管两种。结型场效应管(JFET)是一种利用耗尽层宽度改变导电沟道的宽窄来控制漏极电流的大小的器件。与MOSFET器件类似，JFET也分为N沟沟道和P沟道两种。以N沟道为例，它是在N型半导体硅片的两侧各制造一个PN结，形成两个PN结夹着一个N型沟道的结构。P区即为栅极(G)，N型硅的一端是漏极(D)，另一端是源极(S)。

请参见图1，图1是一种传统的N沟道JFET结构示意图。如图所示，N沟道JFET包括N型漂移(drift)区101，漏极区102，第一栅极区103，源极区104和第二栅极区105。该N型JEFT通过在N型drift区101的两侧各制造一个PN结，形成两个PN结夹着一个N型沟道的结构。通过对这两个PN结的耗尽区干预，可以改变N型沟道的大小甚至进行夹断，进而实现对外部电压、电流的输出控制。

随着JFET(结型场效应晶体管)在集成电路中的应用越来越广泛，对于JFET的性能要求越来越高。JFET不仅需要有符合要求的电学特性，在很多场景应用下JFET的漏端作为I/O端口(输入/输出端口)，需要有一定的ESD(静电放电)能力。

当ESD现象来临时，JFET器件内部发生电击穿(雪崩击穿)，漏电流经漏端和源端之间的P阱区和P+区至栅端。对于JFET器件来说，用于载流子沟道的N阱浓度较低，且容易发生耗尽区展宽效应(Kick效应)，使得整个反向PN结的电阻过大，此时由于ESD电流通过反向PN结流出，将导致静电电压迅速增大并发热，造成对器件的损伤，因此传统JFET的ESD能力弱。

现有技术中，为了提高JFET的ESD能力，通常会并联一个LDMOS(横向双扩散晶体管)结构用于保护JFET。这种方案虽然提升了ESD能力，但增加了器件面积，从而增加了成本。

发明内容

有鉴于此，本发明的目的在于提出一种具有ESD防护结构的结型场效应管。通过对器件结构的优化，在少量增加器件面接或不增加器件面积的情况下，提高结型场效应管的静电防护能力。

根据本发明的目的提出的一种具有ESD防护结构的结型场效应管，包括：

第一导电类型的衬底；