[发明专利]降低三相史维斯电路边界处电流畸变的控制系统及方法

权利要求书

1.一种降低三相史维斯电路边界处电流畸变的控制系统，其特征在于：该控制系统包括信号采样及处理电路、数字处理及控制电路及驱动单元；

所述信号采样及处理电路包括电压采样及处理电路、电流采样及处理电路；所述电压采样及处理电路包含三路结构相同、输入/输出不同的相电压采样及处理电路，分别对应三相电压Va、Vb、Vc，每一相电压采样及处理电路均包含独立的串联电阻降压网络及独立的ADC芯片，三路相电压采样及处理电路的输入分别连接三相电压Va、Vb、Vc，经过串联电阻降压网络后分别接入各自的ADC芯片，每一相电压对应的ADC芯片的输出值即为电压采样及处理电路的三个实际输出之一；所述电流采样及处理电路包含三路结构相同、输入/输出不同的相电流采样及处理电路，分别对应三相电流Ia、Ib、Ic，每一相电流采样及处理电路均包含独立的采样电阻，独立的放大电路及独立的ADC芯片；采样电阻Ra、Rb、Rc分别串接在三相电压Va、Vb、Vc与LC滤波器及整流桥之间，采样电阻Ra、Rb、Rc两端的压差信号分别经各自的放大电路后接入各自的ADC芯片，每一相电流对应的ADC芯片的输出值即为电流采样及处理电路的三个实际输出之一；

所述数字处理及控制电路包括以数字计算单元为核心的数字比较器1、数字比较器2、锁存单元、控制单元；数字比较器1的三个输入端I1、I2、I3分别接电压采样及处理电路中的ADC芯片的输出端O1、O2、O3，数字比较器1的第一输出端O1分别接数字计算单元的第一输入端I1和控制单元第一输入端I1；数字计算单元的第二至第七输入端I2～I7分别接电压采样及处理电路的三个ADC芯片的输出端O1、O2、O3、电流采样及处理电路的三个ADC芯片的输出端O1、O2、O3，数字计算单元的第八输入端I8接锁存单元的第一输出端O1；数字计算单元的第一输出端O1接控制单元的第二输入端I2，数字计算单元的第二、第三、第四输出端O2、O3、O4接锁存单元的第一、第二、第三输入端I1、I2、I3；数字计算单元的第五输出端O5接数字比较器2的第一输入端I1；数字比较器2的第二、第三输入端I2、I3接锁存单元的第二、第三输出端O2、O3；数字比较器2的第一输出端O1接控制单元的第三输入端I3；控制单元的第一、第二、第三输出端O1、O2、O3分别接驱动单元的第一、第二、第三输入端I1、I2、I3；驱动单元的第一、第二、第三输出端O1、O2、O3分别接谐波注入电路中双向开关管Qa、Qb、Qc的栅极；

所述驱动单元接收来自控制单元的控制信号，并驱动Qa、Qb、Qc三个低频双向功率管；

所述数字比较器1，根据三相电压值两两之间的压差关系，将一个工频周期划分为六个扇形区，分别为I:VaVbVc,II:VbVaVc,III:VbVcVa,IV:VcVbVa,V:VcVaVb,VI:VaVcVb，数字比较器1的第一输出端输出量为当前输入电压所处的扇形区信息；

所述数字计算单元，根据数字比较器1输入的扇形区信息，以及输入电压信息，产生边界区判定信息；所述数字计算单元，结合当前所处扇区，选择两相输入电压值作差，并与锁存单元第一输出端输出量Vref作比较，当差值大于Vref时，判定为非边界区，当差值小于Vref时，判定为边界区；边界区判定信息由数字计算单元的第一输出端输出至控制单元的第二输入端；

所述数字计算单元，根据数字比较器1输入的扇形区信息及内部计算获得的边界区判定信息，定时采取某两相输入电压输入电流值，并生成参考信号；所述数字计算单元，在非边界区的中心时刻，即在其中某相电压接近零时，选择对应两相电压及电流进行数字运算，生成电流超前电压的相位值，并根据此相位值，生成边界区判定参考电压Vref、畸变判定参考值ref1、ref2，由数字计算单元的第二、第三、第四输出端输出至锁存单元进行锁存；所述Vref、ref1、ref2均设定有上限阈值和下限阈值，当计算值超过上限阈值或低于下限阈值时，取对应阈值；

所述数字计算单元，根据数字比较器1输入的扇形区信息及内部计算获得的边界区判定信息，定时采取某两相输入电压输入电流值，并生成sample值；在进入边界区后，实时选择对应两相电压及电流进行数字运算，生成sample值，并由其第五输出端输出至数字比较器2的第一输入端；

所述数字比较器2，将其第一输入端的sample值分别与其第二、第三输入端的ref1、ref2进行比较，生成电流畸变信息；所述数字比较器2，其第二输入端的ref1值默认小于第三输入端的ref2值；当sample值在ref1和ref2值之间时，判定为未发生畸变，当sample值小于ref1或大于ref2时，判定为电流发生畸变，由数字比较器2的第一输出端将电流畸变信息输出至控制单元的第三输入端。