[发明专利]集成芯片

说明书

本申请涉及含有第一晶体管与第二晶体管配制于基板上的集成芯片。第一晶体管包括第一源极/漏极区与第二源极/漏极区于基板上，并包含第一通道结构直接位于第一源极/漏极区与第二源极/漏极区之间。第一栅极配置于第一通道结构上，并位于第一气体间隔物结构与第二气体间隔物结构之间。第二晶体管包括第三源极/漏极区与第四源极/漏极区于基板上，并包含第二通道结构直接位于第三源极/漏极区与第四源极/漏极区之间。第二栅极配置于第二通道结构上，并位于第三气体间隔物结构与第四气体间隔物结构之间。集成芯片还包含高介电常数的介电间隔物结构于第一通道结构与第二通道结构之间的低介电常数的介电鳍状结构上，以分开第一栅极与第二栅极。

技术领域

本申请多种实施例关于晶体芯片，其包含的多个晶体管具有围绕栅极的气体间隔物结构，以及装置之间的高介电常数的介电间隔物结构，可减少晶体管装置之间的空间并避免串音与漏电流。

背景技术

半导体产业减少最小结构尺寸及/或使电子装置彼此紧密配置，可让更多构件整合至给定面积中，以持续改良多种电子装置(如晶体管、二极管、电阻、电容、或类似物)的集成密度。举例来说，在包含多个晶体管装置的集成芯片中，晶体管装置彼此之间隔有隔离结构(如层间介电结构、浅沟槽隔离结构、或类似物)。为了使多个晶体管装置彼此紧密配置，隔离结构需有效缓解多个晶体管装置之间的漏电流与串音。

发明内容

本申请一实施例提供的集成芯片，包括：第一晶体管，配置于基板上且包括：第一源极/漏极区与第二源极/漏极区，配置于基板上；第一通道结构，配置于基板上并直接位于第一源极/漏极区与第二源极/漏极区之间；第一栅极，配置于第一通道结构之上以及第一源极/漏极区与第二源极/漏极区之间；及第一气体间隔物结构与第二气体间隔物结构，直接配置于第一通道结构上，其中第一气体间隔物结构与第二气体间隔物结构隔有第一栅极；第二晶体管，配置于基板上且包括：第三源极/漏极区与第四源极/漏极区，配置于基板上；第二通道结构，配置于基板上并直接位于第三源极/漏极区与第四源极/漏极区之间；第二栅极，配置于第二通道结构之上以及第三源极/漏极区与第四源极/漏极区之间；及第三气体间隔物结构与第四气体间隔物结构，直接配置于第二通道结构上，其中第三气体间隔物结构与第四气体间隔物结构隔有第二栅极；低介电常数的介电鳍状结构，配置于基板上并直接位于第一通道结构与第二通道结构之间；以及高介电常数的介电间隔物结构，直接配置于低介电常数的介电鳍状结构上，其中高介电常数的介电间隔物结构分开第一栅极与第二栅极。

本申请一实施例提供的集成芯片，包括：第一源极/漏极区，配置于基板上；第二源极/漏极区，配置于基板上；通道结构，配置于基板上并延伸于第一源极/漏极区与第二源极/漏极区之间；栅极，直接配置于通道结构上；第一气体间隔物结构，配置于栅极的第一侧壁上并直接位于通道结构上；第二气体间隔物结构，配置于栅极的第二侧壁上并直接位于通道结构上；以及高介电常数的介电层，直接配置于栅极与通道结构之间，并直接配置于栅极的外侧侧壁上，其中高介电常数的介电层的最顶部表面高于第一气体间隔物结构与第二气体间隔物结构的最顶部表面。

本申请一实施例提供的集成芯片的形成方法，包括：采用基板上的遮罩结构，形成自基板凸起的子半导体鳍状物；形成下侧隔离结构于基板之上与子半导体鳍状物的下侧部分之间；直接形成低介电常数的介电鳍状结构于下侧的隔离结构之上与子半导体鳍状物的上侧部分之间；形成高介电常数的介电间隔物结构于低介电常数的介电鳍状结构之上，且高介电常数的介电间隔物直接形成于遮罩结构之间；形成虚置栅极结构于子半导体鳍状物上；依据虚置栅极结构移除子半导体鳍状物的部分，以形成通道结构；形成源极/漏极区于通道结构之间；形成虚置间隔物结构于虚置栅极结构的侧壁上；移除虚置栅极结构的部分；选择性移除一或多个高介电常数的介电间隔物结构；形成高介电常数的介电层于通道结构上并覆盖虚置间隔物结构的内侧侧壁；形成栅极于通道结构之上以及虚置间隔物结构与高介电常数的介电层之间；选择性移除虚置间隔物结构以形成围绕栅极的外侧侧壁的沟槽；以及沉积密封材料于沟槽上，以形成气体间隔物结构于栅极的外侧侧壁上。

附图说明