[发明专利]时间测量电路、电子系统以及相应的集成电路

权利要求书

1.一种时间测量电路，被配置为生成相位值，所述时间测量电路包括：

多相时钟生成器，被配置为生成给定数目n个相移时钟相位的序列，所述相移时钟相位具有相同的时钟时段并且相移了对应于所述时钟时段的分数1/n的时间，其中所述相移时钟相位中的一个相移时钟相位表示参考时钟信号；

节点，被配置为接收异步事件信号；

相位采样电路，被配置为生成所述相位值，所述相位值指示在所述参考时钟信号的边沿与所述异步事件信号被设置时的时刻之间经过的所述时钟时段的所述分数1/n的数目；

其中所述相位采样电路包括：

第一子电路，包括针对所述相移时钟相位中的每个相移时钟相位的相应的第一触发器，相应的所述第一触发器被配置为响应于所述异步事件信号，对相应的所述相移时钟相位进行采样，从而确定相应的第一控制信号，相应的所述第一控制信号指示在所述异步事件信号被设置时的时刻处，相应时钟相位是被设置为高还是被设置为低；

第二子电路，包括针对所述相移时钟相位中的每个相移时钟相位的相应的第二触发器，相应的所述第二触发器被配置为响应于相应的所述相移时钟相位，对相应的所述第一控制信号进行采样，从而确定与相应的所述第一控制信号的同步版本相对应的相应的第二控制信号。

2.根据权利要求1所述的时间测量电路，其中所述相位采样电路还包括：

第三子电路，被配置为：

将所述相移时钟相位中的每个相移时钟相位与另一时钟相位相关联，所述另一时钟相位对应于以所述时间在相应的所述相移时钟相位之前的所述相移时钟相位序列的所述相移时钟相位；

针对所述相移时钟相位中的每个相移时钟相位，确定相应的第三控制信号，相应的所述第三控制信号指示：

与相应的所述相移时钟相位相关联的所述第二控制信号是否指示在所述异步事件信号被设置时的时刻处，相应的所述相移时钟相位被设置为低，以及

与相应的所述另一时钟相位相关联的所述第二控制信号是否指示在所述异步事件信号被设置时的时刻处，相应的所述另一时钟相位被设置为高；以及

第四子电路，包括针对所述相移时钟相位中的每个相移时钟相位的相应的第三触发器，相应的所述第三触发器被配置为响应于相应的所述相移时钟相位，对相应的所述第三控制信号进行采样，从而确定与相应的所述第三控制信号相对应的相应的第四控制信号。

3.根据权利要求2所述的时间测量电路，其中：

所述第一触发器中的每个第一触发器被配置为，响应于所述异步事件信号的上升边沿，对相应的所述相移时钟相位进行采样；以及

所述第二触发器中的每个第二触发器被配置为，响应于相应的所述相移时钟相位的下降边沿，对相应的所述第一控制信号进行采样。

4.根据权利要求2所述的时间测量电路，包括针对所述相移时钟相位中的每个相移时钟相位的相应的逻辑OR门，相应的所述逻辑OR门被配置为，在输入处接收由相应的所述第一触发器所提供的相应的所述第一控制信号和由相应的第二触发器所提供的相应的第二控制信号，从而确定相应的第五控制信号，并且其中所述第二触发器中的每个第二触发器被配置为，对相应的所述第五控制信号进行采样，由此仅当相应的所述第一控制信号被设置为高时，所述第二触发器中的每个第二触发器才对相应的所述第一控制信号进行采样。

5.根据权利要求2所述的时间测量电路，其中所述第三子电路包括针对所述相移时钟相位中的每个相移时钟相位的相应的逻辑AND门，每个逻辑AND门被配置为，在输入处接收与相应的所述相移时钟相位相关联的所述第二控制信号的反相版本，以及与相应的所述另一时钟相位相关联的所述第二控制信号，从而生成相应的所述第三控制信号。

6.根据权利要求2所述的时间测量电路，其中：

所述第三触发器中的每个第三触发器被配置为响应于相应的所述相移时钟相位的上升边沿，对相应的所述第三控制信号进行采样。

7.根据权利要求2所述的时间测量电路，其中所述第一触发器、所述第二触发器和所述第三触发器被配置为经由重置信号来重置。