[发明专利]高介电常数金属栅的制造方法

说明书

本发明公开了一种高介电常数金属栅的制造方法，包括：步骤一、提供半导体衬底，形成伪栅极结构和第一层层间膜；步骤二、光刻打开PMOS的形成区域；步骤三、进行回刻将PMOS的形成区域的顶部表面高度降低以抵消后续金属栅填充中由于PMOS的形成区域中的栅极沟槽中多了一层P型功函数层对栅极沟槽的深宽比的影响；步骤四、去除伪多晶硅栅并形成栅极沟槽；步骤五、在各栅极沟槽中填充金属栅，PMOS的金属栅包括依次叠加的P型功函数层、N型功函数层和栅极导电材料层，NMOS的金属栅包括依次叠加N型功函数层和栅极导电材料层；步骤六、进行第二次平坦化工艺使形成了金属栅后的NMOS和PMOS的形成区域的顶部表面相平。本发明能提高PMOS的金属栅的填充工艺窗口和填充质量。

技术领域

本发明涉及一种半导体集成电路制造方法，特别涉及一种高介电常数金属栅(HKMG)的制造方法。

背景技术

随着CMOS技术的发展，传统的二氧化硅栅介质和多晶硅栅极(Poly SiON)晶体管已经达到物理极限，比如说由于量子隧穿效应导致的漏电流过大的问题和多晶硅栅极的耗尽问题等严重影响了半导体器件的性能。从45nm技术节点开始，在HKMG工艺基础上研制出的HKMG堆栈式晶体管有效地解决了以上技术难题。

申请人在28nm高介电常数金属栅技术节点采用了业界主流的后金属栅(Gate-Last)沉积和前栅介质(HK-First)沉积工艺。在这种工艺流程中，冗余多晶硅即伪多晶硅栅(Dummy Poly Silicon)被去除后留下制作金属栅的沟槽。根据P型金属栅和N型金属栅的不同，沟槽内需要沉积不同的金属层。最先沉积的TaN薄膜(TaN Barrier)，作为后续P型功函数层刻蚀步骤的刻蚀阻挡层,TaN薄膜通常采用ALD工艺形成；然后制备P型功函数层TiN薄膜，TiN薄膜通常采用ALD工艺形成。在N型CMOS即NMOS也称为NFET上的P型功函数层TiN薄膜通过刻蚀方法去除，避免影响N型CMOS的有效功函数。接下来通过射频物理气相沉积(RF-PVD)工艺沉积N型功函数层TiAl薄膜。

在TiAl薄膜上需要采用物理气相沉积工艺沉积一层TiN薄膜(TiN Block)，用来防止后续沉积的金属铝穿透到下面的功函数层。在这层TiN薄膜上需要沉积一层Ti薄膜用来粘附后续物理气相沉积的金属铝，由于工艺条件接近，这两层TiN和Ti薄膜可以在同一个物理气相沉积腔体里完成。

最后采用物理气相沉积工艺在400℃温度下用热铝填充沟槽的缝隙，沉积后形成的堆栈式金属层经过化学机械研磨(CMP)后形成完整的P型和N型金属栅结构。由于PMOS即PFET多一层P型功函数层TiN薄膜，使得后续填充时深宽比变得非常大，很容易导致侧壁和顶部封口(over hang)效应，导致后续Al填不进去，造成Al孔洞。

发明内容

本发明所要解决的技术问题是提供一种高介电常数金属栅的制造方法，能防止PMOS的金属栅填充时出现封口(over hang)，能增加PMOS的金属栅填充的工艺窗口(window)，能防止PMOS的金属栅产生孔洞，能改善器件性能。

为解决上述技术问题，本发明提供的高介电常数金属栅的制造方法，其特征在于，包括如下步骤：

步骤一、提供半导体衬底，所述半导体衬底包括NMOS的形成区域和PMOS的形成区域。

在所述半导体衬底上形成伪栅极结构和第一层层间膜并进行第一次平坦化，所述伪栅极结构包括依次叠加的栅介质层和伪多晶硅栅；所述NMOS的形成区域和所述PMOS的形成区域都形成有对应的所述伪栅极结构。

步骤二、光刻打开所述PMOS的形成区域。

步骤三、进行回刻将所述PMOS的形成区域的顶部表面高度降低到低于所述NMOS的形成区域的顶部表面的高度，所述PMOS的形成区域的顶部表面和所述NMOS的形成区域的顶部表面的高度差用于抵消后续金属栅填充中由于所述PMOS的形成区域中的栅极沟槽中多了一层P型功函数层对栅极沟槽的深宽比的影响。