[发明专利]用于保序的计算装置、集成电路装置、板卡及保序方法

说明书

本发明涉及一种用于保序的计算装置、集成电路装置、板卡及保序方法，其中该总线系统可以包括组合处理装置，该组合处理装置还可以包括通用互联接口和其他处理装置。所述总线系统中的计算装置与其他处理装置进行交互，共同完成指定的计算操作。组合处理装置还可以包括存储装置，该存储装置分别与计算装置和其他处理装置连接，用于该计算装置和其他处理装置的数据存储。

技术领域

本披露一般地涉及计算机领域。更具体地，本披露涉及用于保序的计算装置、集成电路装置、板卡及保序方法。

背景技术

在人工智能领域中，通过神经网络来进行深度学习是当代显学，其将把海量数据分组分层，再利用类似神经元的运作概念将这些数据进行处理，形成了神经网络，通过层层的深度学习，最终获得结果。这样的计算过程耗费庞大的资源，通常需要多核处理器作为支撑。在这些处理器彼此协作的过程当中，信号的处理顺序显得至为关键。因此，如何获得一种有效保序的技术方案仍是现有技术中需要解决的问题。

发明内容

为了至少部分地解决背景技术中提到的技术问题，本披露的方案提供了一种用于保序的总线系统、集成电路装置、板卡及保序方法。

在一个方面中，本披露提供一种应用在神经网络的保序方法，包括：接收来自第二计算装置针对第一任务结果的响应；接收来自所述第二计算装置针对第二任务结果的响应；将所述第二计算装置针对所述第二任务结果的响应放在缓存中；接收来自第一计算装置针对所述第一任务结果的响应；以及处理来自所述第一计算装置针对所述第一任务结果的响应，以及来自所述第二计算装置针对所述第一任务结果的响应。

在另一个方面中，本披露提供一种应用在神经网络的后级计算装置，根据第一计算装置及第二计算装置的任务结果而执行任务，所述后级计算装置用以执行：接收来自所述第二计算装置针对第一任务结果的响应；接收来自所述第二计算装置针对第二任务结果的响应；将所述第二计算装置针对所述第二任务结果的响应放在缓存中；接收来自所述第一计算装置针对所述第一任务结果的响应；以及处理来自所述第一计算装置针对所述第一任务结果的响应，以及来自所述第二计算装置针对所述第一任务结果的响应。

在另一个方面中，本披露提供一种集成电路装置，其包括上述的后级计算装置。

在另一个方面中，本披露提供一种板卡，其包括前述的集成电路装置。

利用本披露的计算装置、集成电路装置、板卡及方法，不论是否应该针对特定请求执行任务的计算装置都会发出响应，后端装置可以透过接收所有计算装置的响应来识别并确保响应的顺序，更有效率地保序而无需扩充硬件，例如利用后端装置的缓存调整响应的顺序即可，由此可以降低能耗也减小了集成电路的布置面积。

附图说明

通过参考附图阅读下文的详细描述，本披露示例性实施方式的上述以及其他目的、特征和优点将变得易于理解。在附图中，以示例性而非限制性的方式示出了本披露的若干实施方式，并且相同或对应的标号表示相同或对应的部分，其中：

图1是示出根据本披露实施例的计算装置的框架图；

图2是示出根据本披露实施例的总线系统的结构框图；

图3是示出根据本披露实施例中请求的数据格式的示意图；

图4是示出根据本披露实施例的集成电路装置的结构图；

图5是示出根据本披露实施例的板卡的框架图；

图6是示出根据本披露实施例的保序方法的流程图；以及

图7是示出根据本披露另一实施例的保序方法的流程图。

具体实施方式

本披露的技术方案在整体上提供一种用于保序的总线系统、集成电路装置、板卡及方法。不同于现有技术的保序方式，本披露提供了一种高效的技术方案，能有效降低能耗并缩小硬件面积。