[发明专利]芯片

说明书

本发明提供了一种芯片。芯片包括可挠基板、薄膜晶体管、重布线层、第一电力轨线层及第二电力轨线层。薄膜晶体管设置于可挠基板上。重布线层设置于薄膜晶体管上方。第一电力轨线层设置于重布线层上方，第一电力轨线层用以提供第一电压至薄膜晶体管。第二电力轨线层设置于第一电力轨线层上方，第二电力轨线层用以提供第二电压至薄膜晶体管，其中第二电力轨线层以网格形状设置。

技术领域

本发明涉及一种芯片，且特别涉及一种具有可挠基板的芯片。

背景技术

现有技术中，应用于可挠基板的芯片为了避免芯片在重复挠曲的过程中产生崩裂，芯片中无法设置多层的金属走线结构。在此情况下，较少层的金属走线导致芯片中的晶体管密度下降，以及芯片的制造成本上升。

发明内容

本发明提供一种芯片，应用于可挠基板。芯片中可设置多层金属走线结构，且同时避免因为多层金属走线结构所产生的崩裂风险。

本发明的一种芯片包括可挠基板、薄膜晶体管、重布线层、第一电力轨线层及第二电力轨线层。薄膜晶体管设置于可挠基板上。重布线层设置于薄膜晶体管上方。第一电力轨线层设置于重布线层上方，第一电力轨线层用以提供第一电压至薄膜晶体管。第二电力轨线层设置于第一电力轨线层上方，第二电力轨线层用以提供第二电压至薄膜晶体管，其中第二电力轨线层以网格形状设置。

基于上述，芯片中通过网格形状设置多层金属走线结构，使芯片可有效降低崩裂风险，因此进一步提升芯片中的晶体管密度，并降低芯片的制造成本。

附图说明

图1A为本发明实施例一芯片的剖面示意图。

图1B为本发明另一实施例一芯片的剖面示意图。

图2A～2D为本发明实施例的电力轨线层由垂直方向上向下看的俯视示意图。

图3A～3D为本发明实施例电力轨线层的设置示意图。

图4A为本发明一实施例电力轨线层的设置示意图。

图4B为本发明一实施例电力轨线层的设置示意图。

图4C为本发明一实施例电力轨线层的设置示意图。

附图标记说明：

1a、1b：芯片

10：可挠基板

11、11a、11b：薄膜晶体管

12：重布线层

12v、13v、14v、15v：通孔

13、13i～13k、13’、14、14a～14k：电力轨线层

15：天线

具体实施方式

图1A为本发明实施例一芯片1a的剖面示意图。芯片1a包含有可挠基板10、薄膜晶体管(Thin Film Transistor，TFT)11、重布线层12及电力轨线层13、14。图1A中所示出的芯片1a中，薄膜晶体管11的数量及配置关系可依据不同的设计需求调整，本发明不以此限。薄膜晶体管11设置于可挠基板10上。重布线层12设置于薄膜晶体管11上。电力轨线层13设置于重布线层12上。电力轨线层14设置于电力轨线层13上。整体而言，通过将电力轨线层13、14设置于重布线层12上，芯片1a可有效的提高芯片1a中的晶体管密度，且降低芯片1a所需求的面积，故芯片1a可有效降低制造成本。