[发明专利]一种三维存储器件及其制造方法

说明书

本发明公开了一种三维存储器件及其制造方法，先形成顶部选择栅极切线，所述顶部选择栅极切线将堆叠层分成多个存储区；再形成贯穿所述堆叠层的沟道孔，并在沟道孔中依次形成存储层和沟道层，该沟道孔包括位于存储区的存储沟道孔和贯穿顶部选择栅极切线的虚拟沟道孔；然后在所述虚拟沟道孔中形成遮挡物，使在对存储沟道孔的底部进行刻蚀形成底部通孔时，对所述虚拟沟道孔进行遮挡。由此可以避免对虚拟沟道孔的底部进行刻蚀，进而避免底部刻蚀所带来的缺陷，从而可以减小产品的缺陷密度。

技术领域

本发明总体上涉及半导体领域，具体的，涉及一种三维存储器件及其制造方法。

背景技术

三维存储器是业界所研发的一种新兴的闪存，通过垂直堆叠多层数据存储单元以解决二维或平面闪存的限制性，其具备卓越的精度，支持在较小的空间内容纳较高的存储容量，进而有效降低成本和能耗。

在目前的3D NAND结构中，是通过将存储器单元三维地布置在衬底之上来提高集成密度、其中栅极分为下层选择栅极、中层控制栅极以及顶层选择栅极(Top Select Gate,TSG)三部分。通常在指存储区的中部设置有顶部选择栅极切线(Top Select Gate Cut,TSGCut)，以将指存储区的顶层选择栅极分隔成两部分，并且顶部选择栅极切线通常由氧化物材料形成。

随着堆叠层数的增加，沟道孔(Channel Hole,CH)的刻蚀难度也是越来越大，而沟道孔的刻蚀受堆叠层的材质影响较大，对在顶部选择栅极切线区域的沟道孔，由于上下材质不同会导致沟道孔的圆度较差，进而影响产品的缺陷密度(Defect Performance PerMillion,DPPM)。

发明内容

本发明提供一种三维存储器件及其制造方法，旨在减小三维存储器件的缺陷密度。

一方面，本发明提供一种三维存储器件的制造方法，包括：

提供衬底；

在所述衬底上形成由绝缘层和栅极牺牲层交替层叠的堆叠层；

在垂直于所述衬底的第一纵向形成多个顶部选择栅极切线，所述顶部选择栅极切线在平行于所述衬底的第一横向延伸、并将所述堆叠层分成多个存储区；

在所述第一纵向形成贯穿所述堆叠层的多个沟道孔，所述多个沟道孔包括位于所述存储区的多个存储沟道孔、及贯穿所述顶部选择栅极切线的多个虚拟沟道孔；

在所述沟道孔表面依次形成存储层和沟道层；

形成填充所述虚拟沟道孔的遮挡物；

对所述存储沟道孔底部的所述存储层和沟道层进行刻蚀，以形成底部通孔。

进一步优选的，形成填充所述虚拟沟道孔的遮挡物的步骤，包括：

在所述沟道孔内填充负性光刻胶；

利用掩模版对所述虚拟沟道孔进行曝光，曝光后的所述负性光刻胶成为所述遮挡物；

对所述存储沟道孔进行显影、以去除所述存储沟道孔内的所述负性光刻胶。

进一步优选的，在所述沟道孔内填充负性光刻胶的步骤之前，还包括：

在所述沟道孔的沟道层表面形成保护层。

进一步优选的，所述掩模版在所述虚拟沟道孔的上方具有开口，所述开口的图形为长条状或对应多个所述虚拟沟道孔的多个开孔。

进一步优选的，还包括：

在所述衬底内形成位于所述沟道孔下方的外延层。

进一步优选的，还包括：

去除位于所述虚拟沟道孔内的所述遮挡物；