[发明专利]基于FPGA的随机性高速脉冲计数系统

权利要求书

1.一种基于FPGA的随机性高速脉冲计数系统，其特征在于：包括MCU、FPGA模块、上位机；所述MCU与所述上位机以及所述FPGA模块进行通信，接收上位机计数开始指令，向FPGA模块发送计数开始信号以及读取FPGA模块中的脉冲计数值，并发送给上位机。

2.根据权利要求1所述基于FPGA的随机性高速脉冲计数系统，其特征在于：所述FPGA模块由计时模块、脉冲采集模块、计数模块、数据锁存模块、信号处理模块组成；所述计时模块接收到MCU的计数开始信号后，将计数开始信号发送给所述计数模块开始计数，到达设定的计数结束时间后关闭计数模块使能停止计数并将数据发送给所述数据锁存模块；所述数据锁存模块接收到计数结束时间信号后，将数据锁存至所述数据锁存模块待用；计数结束后，所述信号处理模块输出计数结束信号给MCU；当MCU接收到所述上位机的读取计数值指令时， MCU通过地址总线和数据总线将数据锁存模块中的数据读取后进行数据处理，并将处理后的数据通过通信端口发送给上位机。

3.根据权利要求1所述基于FPGA的随机性高速脉冲计数系统，其特征在于：所述MCU和FPGA模块通过8位数据总线进行数据通信，并通过2位地址总线进行地址选择；通过数据总线和地址总线选择，实现4组共32位数据的传输；FPGA模块进行随机脉冲采样计数，为32位二进制数据，MCU读取FPGA模块计数值后进行数据处理并发送给所述上位机计数值；MCU和FPGA模块通过2个通信线进行计数开始信号和计数结束信号的数据通信，用以MCU和FPGA模块之间计数开始和计数结束的信号通信。

4.根据权利要求1所述基于FPGA的随机性高速脉冲计数系统，其特征在于：所述MCU和上位机之间的数据通信采用RS232串行通信；采用集成IC芯片MAX3232，所述集成IC芯片MAX3232用于将接收的RS232信号转换为TTL或COMS电平信号，或者将接收的TTL或COMS电平信号转换为RS232信号。

5.根据权利要求1或2所述基于FPGA的随机性高速脉冲计数系统，其特征在于：待测输入脉冲为PMT输出脉冲。

6.根据权利要求1或2所述基于FPGA的随机性高速脉冲计数系统，其特征在于：所述FPGA模块采用脉冲上升沿计数方式。

7.根据权利要求1所述基于FPGA的随机性高速脉冲计数系统，其特征在于：所述FPGA模块设有扩展IO接口，并采用光电隔离。