[发明专利]半导体结构及其制备方法

说明书

本发明提供了一种半导体结构及其制备方法，应用于半导体技术领域。本发明提出了一种利用浮栅极闪存存储单元中的浮栅极多晶硅作为电阻的半导体结构及其制备方法。具体的，在本发明提供的半导体结构的制备方法中，在存储区中预留出电阻区，在形成逻辑区中第一栅极堆叠结构时在电阻区中形成暴露出浮栅层或者栅间介质层的接触孔，最后通过接触孔中的导电插塞将电阻区中的浮栅层引出，从而形成利用电阻区的浮栅层形成高电阻，从而实现提高单位面积的电阻值。

技术领域

本发明涉及半导体技术领域，特别涉及一种半导体结构及其制备方法。

背景技术

闪存(Flash Memory)是一种非易失性存储器，在没有电流供应的条件下也能够长久地保持数据，即断电数据也不会丢失。闪存主要分为NOR和NAND两种类型，通常称为NORFlash和NAND Flash。其中，NOR Flash，也称为编码型快闪记忆体。因为具备可直接执行代码、可靠性强、读取速度快等特性，从而成为闪存技术中主流的非易失性存储器。在实际应用中，闪存中需要用到一些电阻结构。其中，这些电阻结构的主要作用为感应放大器参考，高压等级，时序以及数据路径的修正。并且，随着闪存具有更多功能的应用，如宽电压操作，更精细档位的弱编程和擦除的要求，闪存中所需要使用的电阻也越来越多。

目前，在闪存中常用的电阻结构为多晶硅电阻，即，将在存储单元中形成在浅沟槽隔离结构表面上的栅极结构中的多晶硅作为电阻。但是，由于浮栅极闪存中为了给被包围的浮栅极提供足够的耦合率，因此，存储单元栅极结构中的控制栅极的厚度一般较厚，从而导致控制栅极的阻值较低，因此，需要占用大量的面积来满足闪存中电阻结构的设计要求。并且，为了解决闪存中多晶硅电阻占用面积大的问题，研发人员后续又提出了使用单位长度更高阻值的轻浅掺杂LDD电阻，这种轻浅掺杂LDD电阻是通过轻掺杂漏极(Light DopedDrain,LDD)注入工艺向有源区的衬底硅中掺入剂量比源极和漏极小的掺杂离子(N型或P型离子)来形成，但是由于轻浅掺杂LDD电阻与闪存器件的性能密切相关，即，当对闪存器件进行调整时，其轻浅掺杂LDD电阻会受到影响，例如，做在存储区中有源区的轻浅掺杂LDD电阻，用的时候还要考虑电压，如果是做在不同类型的势阱中，还要考虑结的击穿电压，因此，限制了轻浅掺杂LDD电阻在闪存中的使用范围。

发明内容

本发明的目的在于提供一种半导体结构的制造方法，以解决现有技术中多晶硅电阻占用版图面积大的问题。

为解决上述技术问题，本发明提供一种半导体结构的制备方法，包括：

提供一具有浅沟槽隔离结构的半导体衬底，所述浅沟槽隔离结构在所述半导体衬底中定义出逻辑区和存储区，并在所述存储区中定义出电阻区和存储单元区，在所述半导体衬底的表面上形成有栅氧化层；

在所述存储区的栅氧化层的表面上形成浮栅层，所述浮栅层的上表面与所述存储区内的浅沟槽隔离结构的顶面齐平；

至少回刻蚀所述存储单元区内的浅沟槽隔离结构，以使所述存储单元区中所述浅沟槽隔离结构的顶面低于所述浮栅层的顶面；

在所述存储区上形成栅间介质层和控制栅层，所述栅间介质层覆盖在所述存储区的浮栅层的表面上，所述控制栅层覆盖在所述栅间介质层的表面上，并延伸覆盖在所述逻辑区的所述栅氧化层的表面上；

在所述逻辑区中形成第一栅极堆叠结构，并在所述电阻区中形成接触孔，所述接触孔的底部暴露出所述电阻区的部分所述浮栅层或者部分所述栅间介质层的表面；

掩蔽所述逻辑区和所述电阻区，并刻蚀所述存储单元区的控制栅层、栅介质层、浮栅层和栅氧化层至所述半导体衬底，以在所述存储单元区中形成第二栅极堆叠结构。

可选的，在所述逻辑区中形成第一栅极堆叠结构，并在所述电阻区中形成接触孔的步骤，包括：