[发明专利]SRAM型FPGA的配置数据动态刷新方法及装置

说明书

本发明涉及通信技术领域，尤其涉及一种SRAM型FPGA的配置数据动态刷新方法及装置。本发明的SRAM型FPGA的配置数据动态刷新方法及装置，将原始配置数据存储在非易失性存储器，进行动态刷新操作时，可编程逻辑控制器从所述非易失性存储器中读取并缓存所述原始配置数据和所述屏蔽数据；可编程逻辑控制器逐帧回读FPGA配置存储器的配置数据，利用所述原始配置数据和所述屏蔽数据对获取的当前数据帧进行校验；当所述当前数据帧未通过校验时，根据所述原始配置数据中所述当前数据帧对应的原始数据帧，对所述当前数据帧进行刷新；通过上述方式，实现了SRAM型FPGA配置数据的高效动态刷新，提高了SRAM型FPGA的可靠性。

【技术领域】

本发明涉及通信技术领域，尤其涉及一种SRAM型FPGA的配置数据动态刷新方法及装置。

【背景技术】

随着微电子技术飞速发展，SRAM型FPGA由于灵活性高、易迭代、动态可重构等特点而得到广泛应用。在某些特定应用场合，SRAM型FPGA中存储的配置数据由于外界环境的影响而发生变化，如单粒子撞击等，配置数据变化导致FPGA的功能异常或者失效。刷新配置数据可以有效修复SRAM型FPGA因配置数据变化而导致的功能失效，提高应用系统的可靠性。

【发明内容】

本发明的目的在于提供一种SRAM型FPGA的配置数据动态刷新方法及装置，以解决现有技术中SRAM型FPGA因配置数据失效导致的可靠性低的技术问题。

本发明的技术方案如下：提供一种SRAM型FPGA的配置数据动态刷新方法，包括：

根据FPGA的原始配置数据生成配置文件和屏蔽文件，其中，所述配置文件用于记载所述原始配置数据，所述屏蔽文件用于记载屏蔽数据，所述屏蔽数据用于分别指示允许被动态刷新的原始配置数据在所述配置文件中的位置以及禁止被动态刷新的原始配置数据在所述配置文件中的位置；

将所述配置文件和所述屏蔽文件合并烧录到非易失性存储器中；

进行动态刷新操作时，可编程逻辑控制器从所述非易失性存储器中读取并缓存所述原始配置数据和所述屏蔽数据；

可编程逻辑控制器逐帧回读FPGA配置存储器的配置数据，利用所述原始配置数据和所述屏蔽数据对获取的当前数据帧进行校验；

当所述当前数据帧未通过校验时，根据所述原始配置数据中所述当前数据帧对应的原始数据帧，对所述当前数据帧进行刷新。

优选地，所述可编程逻辑控制器逐帧回读FPGA配置存储器的配置数据，利用所述原始配置数据和所述屏蔽数据对获取的当前数据帧进行校验之后，还包括：

当所述当前数据帧通过校验时，继续回读下一帧数据帧，利用所述原始配置数据和所述屏蔽数据对获取的下一帧数据帧进行校验。

优选地，所述将所述配置文件和所述屏蔽文件合并烧录到非易失性存储器中，包括：

获取所述非易失性存储器的第一存储空间的初始存储地址；

从所述第一存储空间的初始存储地址开始存储所述配置文件中的配置数据，每存储一个所述配置数据，在存储所述配置数据对应的存储地址上加1，其中，所述第一存储空间的比特数大于或等于所述配置数据的比特数；

将存储地址加预设数目，得到第二存储空间的起始存储地址，从所述第二存储空间的起始存储地址开始存储所述屏蔽文件中的屏蔽数据，其中，所述预设数目为大于或等于零的整数，所述第二存储空间的比特数大于或等于所述屏蔽数据的比特数。

优选地，所述利用所述原始配置数据和所述屏蔽数据对获取的当前数据帧进行校验，包括：

从所述原始配置数据中获取所述当前数据帧的原始数据帧；

从所述屏蔽数据中获取所述原始数据帧的屏蔽数据帧；