[发明专利]具有鳍式场效应晶体管结构的分裂栅非易失性存储器单元、HV和逻辑器件及其制造方法

说明书

本发明题为具有鳍式场效应晶体管结构的分裂栅非易失性存储器单元、HV和逻辑器件及其制造方法。本发明公开了一种在半导体衬底的上表面的鳍上形成存储器单元、高压器件和逻辑器件的方法，以及由此形成的存储器器件。存储器单元形成在一对鳍上，其中浮栅设置在该对鳍之间，字线栅围绕在该对鳍周围，控制栅设置在该浮栅上方，并且擦除栅设置在该对鳍上方并部分地设置在该浮栅上方。高压器件包括围绕在相应鳍周围的HV栅，并且逻辑器件包括逻辑栅，该逻辑栅为金属并围绕在相应的鳍周围。

技术领域

本发明涉及均形成在同一半导体衬底上的闪存存储器单元阵列、高压器件和逻辑器件。

背景技术

分裂栅非易失性存储器设备在本领域中是熟知的。例如，以引用方式并入本文的美国专利7,927,994公开了分裂栅非易失性存储器单元。图1示出形成在半导体衬底110上的此类分裂栅存储器单元的示例。源极区112和漏极区113以扩散区的形式形成在衬底110中，并且在两者之间限定了衬底110的沟道区114。存储器单元包括四个导电栅：浮栅115，该浮栅设置在沟道区114的第一部分和源极区112的部分的上方并且与沟道区的第一部分和源极区的部分绝缘；控制栅(也称为耦合栅)116，该控制栅设置在浮栅115上方并与浮栅绝缘；擦除栅117，该擦除栅设置在源极区112上方并与源极区绝缘；以及选择栅(也称为字线栅)118，该选择栅设置在沟道区114的第二部分上方并与沟道区的第二部分绝缘。导电触点119可以形成为电连接到漏极区113。由于沟道区114沿半导体衬底的平坦表面形成，因此随着器件几何形状变小，沟道区的总面积(例如，宽度)也变小。这减少了源极区与漏极区之间的电流流动，从而此外需要更敏感的感测放大器来检测存储器单元的状态。

因为缩小光刻尺寸从而减少沟道宽度的问题会影响所有半导体器件，所以已经提出了鳍式场效晶体管型的结构。在鳍式场效晶体管型的结构中，半导体材料的鳍形构件将源极区连接到漏极区。鳍形构件包括两个侧表面，该侧表面向上延伸且终止在顶表面。然后，从源极区到漏极区的电流可沿着两个侧表面和顶表面流动。因此，沟道区的宽度增加，从而增加了电流。然而，通过将沟道区“折叠”成两个侧表面和顶表面增加沟道区的宽度而不牺牲更多的半导体衬底面，从而减少沟道区的“覆盖区”。已经公开了使用此类鳍式场效晶体管的非易失性存储器单元，其中浮栅和选择栅围绕在鳍形构件的顶表面和两个侧表面周围。现有技术的鳍式场效晶体管非易失性存储器结构的一些示例(尽管栅极的数量和配置不同于图1中的上述平面示例)包括美国专利号7,423,310、7,410,913、8,461,640、9,985,042和10,468,428。还提出了在鳍形构件上形成逻辑器件。参见例如美国专利号9,972,630和10,312,247。

然而，需要一种改进的技术以在相同的存储器设备衬底上形成鳍式场效晶体管存储器单元、鳍式场效晶体管逻辑器件和鳍式场效晶体管HV(高压)器件。

发明内容

一种改进的存储器设备，包括：

半导体衬底，该半导体衬底具有上表面，该上表面具有多个鳍，其中鳍中的每个鳍向上延伸并包括彼此相反并且终止于顶表面的第一侧表面和第二侧表面；

存储器单元，该存储器单元形成在多个鳍中的第一鳍和第二鳍上，该存储器单元包括：

第一沟道区，该第一沟道区沿着第一鳍的顶表面和相反的侧表面在第一鳍的源极区与第一鳍的第一漏极区之间延伸，

第二沟道区，该第二沟道区沿着第一鳍的顶表面和相反的侧表面在第一鳍的第一漏极区与第一鳍的第二漏极区之间延伸，

第三沟道区，该第三沟道区沿着第二鳍的顶表面和相反的侧表面在第二鳍的源极区与第二鳍的第一漏极区之间延伸，

第四沟道区，该第四沟道区沿着第二鳍的顶表面和相反的侧表面在第二鳍的第一漏极区与第二鳍的第二漏极区之间延伸，

浮栅，该浮栅设置在第一鳍与第二鳍之间，并且沿着第一沟道区的第一部分和第三沟道区的第一部分延伸，