[发明专利]一种门控时钟电路

说明书

本公开的实施例提供了一种门控时钟电路。所述门控时钟电路包括第一同步电路M1、第二同步电路M2，二输入与门M3与反相器M4；第一同步电路M1的CP端口接入输入时钟脉冲信号CP，RDN端口接入RSTN信号，D端口接入电源VDD；第二同步电路M2的CP端口接入输入时钟脉冲信号CP，RDN端口接入第一同步电路M1的Q端口，D端口接入EN使能信号；二输入与门M3的A端口接入第二同步电路M2的Q端口，B端口接入输入时钟脉冲信号CP；二输入与门M3的Q端口的输出信号为输出时钟Q；反相器M4的I端口接入二输入与门M3的Q端口；反相器M4的QN端口的输出信号为输出时钟QN。以此方式，可以实现时钟关闭时输出时钟状态确定，时钟开关过程中不产生毛刺。

技术领域

本公开的实施例一般涉及数字电路技术领域，并且更具体地，涉及一种门控时钟电路。

背景技术

在数字电路中，电路根据时钟信号而操作。当电路不需要工作时，为了节省功耗，可以将时钟关闭。用来控制时钟打开或关闭的电路就是门控时钟电路。

传统门控时钟电路的输出时钟在关闭时，可能是高电平，也可能是低电平，这与输入时钟的状态有关。当输入时钟状态不确定时，输出时钟关闭时的状态也不确定。在数字电路对时钟关闭状态有严格要求的场景下，传统门控时钟电路无法满足需求。

发明内容

根据本公开的实施例，提供了一种门控时钟电路，所述门控时钟电路包括第一同步电路M1、第二同步电路M2，二输入与门M3与反相器M4；其中，第一同步电路M1的CP端口接入输入时钟脉冲信号CP，RDN端口接入RSTN信号，D端口接入电源VDD；第二同步电路M2的CP端口接入输入时钟脉冲信号CP，RDN端口接入第一同步电路M1的Q端口，D端口接入EN使能信号；二输入与门M3的A端口接入第二同步电路M2的Q端口，B端口接入输入时钟脉冲信号CP；二输入与门M3的Q端口的输出信号为所述门控时钟电路的输出时钟Q；反相器M4的I端口接入二输入与门M3的Q端口；反相器M4的QN端口的输出信号为所述门控时钟电路的输出时钟QN。

如上所述的方面和任一可能的实现方式，进一步提供一种实现方式，第一同步电路M1的CP端口接入的输入时钟脉冲信号CP、第二同步电路M2的CP端口接入的输入时钟脉冲信号CP与二输入与门M3的B端口接入的输入时钟脉冲信号CP同步。

如上所述的方面和任一可能的实现方式，进一步提供一种实现方式，当RSTN＝0，EN＝0，二输入与门M3的Q端口为低电平，反相器M4的QN端口为高电平。

如上所述的方面和任一可能的实现方式，进一步提供一种实现方式，当RSTN＝1，EN由0变1，二输入与门M3的Q端口输出的时钟信号Q与CP同步，反相器M4的QN端口输出的时钟信号QN与CP反相。

如上所述的方面和任一可能的实现方式，进一步提供一种实现方式，当RSTN＝1，EN由1变0，二输入与门M3的Q端口为低电平，反相器M4的QN端口为高电平。

应当理解，发明内容部分中所描述的内容并非旨在限定本公开的实施例的关键或重要特征，亦非用于限制本公开的范围。本公开的其它特征将通过以下的描述变得容易理解。

附图说明

结合附图并参考以下详细说明，本公开各实施例的上述和其他特征、优点及方面将变得更加明显。在附图中，相同或相似的附图标记表示相同或相似的元素，其中：

图1示出了根据本公开的实施例的门控时钟电路的方框图；

图2示出了根据本公开的实施例的门控时钟电路的时序图。

具体实施方式

为使本公开实施例的目的、技术方案和优点更加清楚，下面将结合本公开实施例中的附图，对本公开实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例是本公开一部分实施例，而不是全部的实施例。基于本公开中的实施例，本领域普通技术人员在没有作出创造性劳动前提下所获得的全部其他实施例，都属于本公开保护的范围。