[发明专利]芯片、数字隔离器和芯片制造方法

说明书

本申请实施例提供一种芯片、数字隔离器和芯片制造方法，在一个实施例中，该芯片包括：衬底以及设置在所述衬底上的隔离器件；所述隔离器件包括第一导电结构、第二导电结构以及位于所述第一导电结构和所述第二导电结构之间的隔离层；所述第一导电结构设置在所述衬底的第一表面上；所述第二导电结构上用于设置键合引线；其中，在所述第一表面处朝向所述衬底的第二表面的方向延伸设置有绝缘层包边，所述绝缘层包边将所述第一表面与所述第二表面之间的导电区域全部或部分包裹，所述芯片的外表面用于填充封装材料以形成封装体。以此有利于改善现有技术中的隔离器产品的耐压性能较弱的问题。

技术领域

本申请涉及半导体技术领域，具体而言，涉及一种芯片、数字隔离器和芯片制造方法。

背景技术

在传统隔离系统中，通常采用光耦合器实现隔离，但近年来，出于对数据率、功耗、易用性等方面的需求，较多应用领域采用具有高数据率、低功耗、使用寿命较长等优势的数字隔离器来取代光耦合器。

目前，数字隔离器主要依靠制造于芯片表面的隔离器件来实现高压隔离。随着隔离器件的制造能力改进，芯片上的隔离器件的耐压能力越来越高，例如可以耐受5-10KV的高压。

但是，在一些场景下，如果仅考虑芯片上的隔离器件本身的绝缘介质或仅考虑芯片上的隔离器件本身的耐压能力，可能会忽略隔离器产品的特定连接方法所带来的耐压问题。在这种情况下，即使提高芯片上的隔离器件本身的耐压能力，也无法提升整个隔离器产品在电路系统中的隔离耐压性能。

发明内容

本申请的目的在于提供一种芯片、数字隔离器和芯片制造方法，能够改善现有技术中的隔离器产品的耐压性能较弱的问题。

第一方面，本申请提供一种芯片，所述芯片包括：衬底以及设置在所述衬底上的隔离器件；

所述隔离器件包括第一导电结构、第二导电结构以及位于所述第一导电结构和所述第二导电结构之间的隔离层；

所述第一导电结构设置在所述衬底的第一表面上；

所述第二导电结构上用于设置键合引线；

其中，在所述第一表面处朝向所述衬底的第二表面的方向延伸设置有绝缘层包边，所述绝缘层包边将所述第一表面与所述第二表面之间的导电区域全部或部分包裹，所述芯片的外表面用于填充封装材料以形成封装体。

在上述芯片结构中，芯片的衬底上设置有隔离器件，由于在芯片的衬底上设置有绝缘层包边，且该绝缘层包边是在衬底的第一表面上朝向衬底的第二表面的方向延伸包裹衬底的，因此，在芯片上存在键合引线的情况下，通过该绝缘层包边和填充形成的封装体能够提升整个芯片的封装耐压性能，可以打破产品耐压瓶颈。相较于现有技术中仅考虑芯片上的隔离器件本身耐压能力而无法进一步提升产品耐压性能的处理方式，上述的芯片结构可以改善因芯片上设置键合引线以后所带来的隔离耐压问题，即使在芯片上设置了难以改动的键合引线，也可以基于上述的绝缘层包边结构提升隔离耐压性能。

在可选的实施方式中，所述绝缘层包边是在芯片加工过程中，通过在晶圆上的指定位置处开设第一沟槽并在所述第一沟槽中设置第一介质层后，对所述指定位置进行切割后在所述第一表面的边缘区域形成的结构。

通过上述实施方式，可以在现有技术中难以对切割后得到的独立芯片进一步提升耐压性能的情况下，通过对晶圆的特定处理而切割得到带有绝缘层包边的芯片，基于该实施方式可得到隔离耐压能力更强的芯片。

在可选的实施方式中，所述绝缘层包边与所述封装体之间满足第一表达式的耐压关系：

所述第一表达式包括：0.5×tox×Eoxht×Et2×tox×Eox；