[发明专利]恢复FPGA芯片中的逻辑的方法、系统和FPGA设备

权利要求书

1.一种恢复FPGA芯片中的逻辑的方法，所述方法应用于FPGA设备，所述FPGA设备包括所述FPGA芯片、第一存储器、第二存储器，其中，所述第一存储器存储有第一逻辑，所述第二存储器中存储有第二逻辑，其特征在于，所述方法包括：

所述FPGA设备接收BMC发送的第一加载指令，所述第一加载指令用于指示将所述第一逻辑加载到所述FPGA芯片；

所述FPGA设备根据所述第一加载指令断开所述FPGA芯片与所述第二存储器之间的数据通道，连接所述FPGA芯片与所述第一存储器之间的数据通道；

所述FPGA设备通过所述数据通道将所述第一逻辑加载到所述FPGA芯片。

2.如权利要求1所述的方法，其特征在于，所述FPGA设备还包括读写控制器和多路复用器MUX，其中，

所述读写控制器接收所述第一加载指令；

所述读写控制器根据所述第一加载指令向所述MUX发送第一通道切换指令，所述通道切换指令用于指示所述MUX切换所述MUX与第一及第二存储器之间的数据通道；

所述MUX根据所述第一通道切换指令，断开所述FPGA芯片与所述第二存储器之间的数据通道，连接所述FPGA与所述第一存储器之间的数据通道；

所述读写控制器在通道切换完成后向所述FPGA芯片发送第一加载信号，所述第一加载信号用于触发所述FPGA芯片加载逻辑；

所述FPGA芯片根据所述第一加载信号通过所述FPGA芯片与所述第一存储器的数据通道，将所述第一逻辑加载到FPGA芯片中。

3.如权利要求2所述的方法，其特征在于，所述方法还包括：

读写控制器接收所述BMC发送的重置指示；

读写控制器根据所述重置指示，向所述多路复用器发送第二通道切换指令，所述通道切换指令用于指示所述MUX切换所述MUX与所述第一和第二存储器之间的数据通道；

所述MUX根据所述第二通道切换指令，断开所述FPGA芯片与所述第一存储器之间的数据通道，连接所述FPGA芯片与所述第二存储器之间的数据通道。

4.如权利要求3所述的方法，其特征在于，所述的方法还包括：

所述FPGA芯片接收第二加载指令，并根据所述第二加载指令向所述读写控制器发送加载请求信号，所述第二加载指令指示FPGA芯片加载存储器中的逻辑；

所述读写控制器接收所述加载请求信号，并响应所述加载请求信号向所述FPGA芯片返回第二加载信号，所述第二加载信号用于触发FPGA加载逻辑；

所述FPGA芯片根据所述第二加载信号，通过所述FPGA与所述第二存储器之间的数据通道，将所述第二逻辑加载到所述FPGA芯片上。

5.如权利要求4所述的方法，其特征在于，所述第一逻辑和所述第二逻辑为PCIe静态逻辑，所述的方法还包括：

所述第二逻辑完成后，所述FPGA芯片向CPU发送加载完成信号，以便于所述CPU枚举所述FPGA芯片与所述CPU之间的PCIe通道；

在枚举成功后，所述FPGA芯片通过与所述CPU之间的PCIe通道加载非PCIe静态逻辑以及动态逻辑。

6.如权利要求4所述的方法，其特征在于，当所述第一存储器设置有写保护时，所述方法还包括：

所述读写控制器接收第一写数据指令，所述第一写数据指令指示有数据要写入所述第一存储器，根据所述第一写数据指令向所述多路复用器发送第三通道切换指令并向所述第一存储器发送关闭写保护的指令；

所述MUX根据所述第三通道切换指令，断开所述FPGA芯片与所述第二存储器之间的数据通道，连接所述FPGA芯片与所述第一存储器之间的数据通道；

所述第一存储器根据所述关闭写保护的指令，关闭写保护。

7.如权利要求2-6任意一项所述的方法，其特征在于，所述读写控制器为CPLD，所述MUX为SPI MUX，所述数据通道为SPI通道。