[发明专利]铜互连线的制造方法

说明书

本发明公开了一种铜互连线的制造方法，包括步骤：步骤一、提供具有平坦表面的前层膜，在前层膜上形成阻挡层、铜籽晶层，在铜籽晶层上电镀形成铜层；步骤二、进行铜反应离子刻蚀工艺对选定区域中的铜层、铜籽晶层和阻挡层进行刻蚀，由未被刻蚀的阻挡层、铜籽晶层和铜层叠加形成铜互连线；步骤三、形成钴层将铜互连线的顶部表面和侧面包覆；步骤四、在铜互连线之间填充层间膜。本发明能消除铜填孔问题，能使铜互连线线的完整性非常好并从而能降低导通电阻，能很好的适用于7nm以下技术节点。

技术领域

本发明涉及半导体集成电路的制造领域，特别是涉及一种铜互连线的制造方法。

背景技术

现有工艺中通常采用大马士革工艺形成铜互连线即后端(BEOL)铜导线，通常还会采用同时形成铜互连线还会和通孔的双大马士革工艺，如图1A至图1C所示，是现有大马士革工艺的制造方法各步骤中的器件结构示意图，现有大马士革工艺的制造方法包括如下步骤：

步骤一、如图1A所示，前层膜101，图1A中，所述前层膜101为金属前层间膜(PMD)，在前层膜101中形成有接触孔(CT)。

步骤二、如图1A所示，形成氮掺杂碳化硅(N Doped SiC，NDC)层102，所述NDC层102作为所述底层金属层向上扩散的阻挡层。

在所述NDC层102上形成SiO2层103。

形成低K介质层104，低K介质层104的材料包括BD或BDⅡ。BD是由C,H,O,Si等元素组成的介质材料，K值为2.5～3.3。BDⅡ是BD改了的改进版本。图1A中，显示了了低K介质层104位BDII。

步骤三、再在低K介质层104的顶部表面形成NDC层103，作为顶部的金属扩散阻挡层。

之后再在NDC层103的表面形成无氮抗反射涂层(NFDARC)106。

步骤四、在NFDARC层106的表面形成金属硬掩模层(MHM)107，金属硬掩模层107的材料通常采用TiN，图1A中也采用TiN-MHM表示金属硬掩模层107。

步骤五、通过光刻加刻蚀工艺可以将铜互连线对应的沟槽形成区域的金属硬掩模层107打开，之后形成沟槽。

在双大马士革工艺中，还能结合通孔的形成工艺能形成同时具有通孔的开口和沟槽的结构。

步骤六、之后再通孔和沟槽中进行金属填充，包括：

形成阻挡层108，阻挡层108通常由TaN层和Ta层叠加而成。

形成铜籽晶层(未显示)，在所述铜籽晶层上电镀形成铜层109。

图1A中，铜层109需要将沟槽和通孔的开口都填充并会延伸到通孔的开口和沟槽外的表面上。当技术节点缩小时，铜层109填充通孔的开口和沟槽的难度会增加，当技术节点为7nm以下时，无法很好的填充通孔的开口和沟槽。

步骤七、进行铜的化学机械研磨(CMP)。如图1B所示，铜CMP后，停止在低K介质层104。

步骤八、形成覆盖在铜层109表面的钴层110，用以提高铜的电子迁移率(EM)性能。

现有方法中，铜互连线的填孔(gap fill)能力有巨大挑战，会产生缺陷(Defect)和Cu空洞(void)导致可靠度问题，填孔不好导致电阻(Rc)偏高。所以，7nm以下技术节点的后端铜导线工艺方法若利用传统的现有方法形成，会遇到铜填孔能力的巨大挑战,不仅是有defect问题,还会有衍生Rc偏高,EM…等等问题,使得开发周期变长,影响整个开发进度。

发明内容

本发明要解决的技术问题是提供一种铜互连线的制造方法，能消除铜填孔问题，能使铜互连线线的完整性非常好并从而能降低导通电阻，能很好的适用于7nm以下技术节点。