[发明专利]从多维阵列预取多维元素块的硬件装置和方法

说明书

方法和装置涉及预取指令以将多维元素块从多维阵列预取到高速缓存中。在一个实施例中，硬件处理器包括解码器和执行单元，该解码器用于解码预取指令以将多维元素块从多维阵列预取到高速缓存中，其中预取指令的至少一个操作数将指示多维元素块的元素的系统存储器地址、多维元素块的步幅和多维元素块的边界，该执行单元用于执行预取指令以生成多维元素块的其它元素的系统存储器地址，并将多维元素块从系统存储器地址加载到高速缓存中。

技术领域

本公开一般涉及电子设备，并且更具体地，本公开的实施例涉及从多维阵列预取多维元素块。

背景技术

一个处理器或处理器的集合执行来自指令集（例如指令集架构（ISA））的指令。指令集是与编程相关的计算机架构的部分，并且一般包括本地数据类型、指令、寄存器架构、寻址模式、存储器架构、中断和异常处理以及外部输入和输出（I/O）。应当注意：本文中的术语指令可指代宏指令，例如提供给处理器以用于执行的指令，或者指代微指令，例如由解码宏指令的处理器的解码器生成的指令。

附图说明

本公开通过附图的图中的示例而非限制的方式来图示，在附图中相同的附图标记指示相似的元件，并且在附图中：

图1图示根据本公开的实施例的稀疏三维模版（stencil）。

图2图示根据本公开的实施例的具有预取单元的多核硬件处理器的框图。

图3图示根据本公开的实施例的预取单元的框图。

图4图示根据本公开的实施例的从多维阵列预取多维元素块的流程图。

图5图示根据本公开的实施例的从多维阵列预取多维元素块的流程图。

图6A是图示根据本公开的实施例的通用向量友好指令格式及其A类指令模板的框图。

图6B是图示根据本公开的实施例的通用向量友好指令格式及其B类指令模板的框图。

图7A是图示根据本公开的实施例的用于图6A和6B中的通用向量友好指令格式的字段的框图。

图7B是图示根据本公开的一个实施例的组成完整操作码字段的图7A中的特定向量友好指令格式的字段的框图。

图7C是图示根据本公开的一个实施例的组成寄存器索引字段的图7A中的特定向量友好指令格式的字段的框图。

图7D是图示根据本公开的一个实施例的组成增强操作字段650的图7A中的特定向量友好指令格式的字段的框图。

图8是根据本公开的一个实施例的寄存器架构的框图。

图9A是图示根据本公开的实施例的示范性有序流水线和示范性寄存器重命名、无序发布/执行流水线的框图。

图9B是图示根据本公开的实施例的将包括在处理器中的有序架构核的示范性实施例和示范性寄存器重命名、无序发布/执行架构核的框图。

图10A是根据本公开的实施例的单个处理器核、连同其到管芯上互连网络的连接并且连同2级（L2）高速缓存的其本地子集的框图。

图10B是根据本公开的实施例的图10A中处理器核的部分的放大视图。

图11是根据本公开的实施例的可具有多于一个核、可具有集成存储器控制器并且可具有集成图形的处理器的框图。

图12是根据本公开的一个实施例的系统的框图。

图13是根据本公开的实施例的更特定的示范性系统的框图。

图14图示根据本公开的实施例的第二更特定的示范性系统的框图。

图15图示根据本公开的实施例的片上系统（SoC）的框图。