[发明专利]三维集成电路缺陷聚簇容错结构及其聚簇故障容错方法

权利要求书

1.一种三维集成电路缺陷聚簇容错结构，其特征在于，所述结构包括：

裸片1及裸片2，位于裸片1与裸片2之间的TSV阵列，由n个TSV组成；裸片1由TDMA模块、重配置模块1及测试模块1组成，裸片2由测试模块2及重配置模块2组成；

TDMA模块包括：设有n个输入端的选择器1，选择器1的输入端连接各TSV的信号输入端，输出端与选择器2的输入端连接，选择器2的另外两个输入端分别与测试模式模块及测试模式反向模块连接，输出端与分配器1的输入端连接，分配器1上设有n个输出端；

重配置模块1包括：配置给每个TSV的选择器Ⅰ及选择器Ⅱ，其中，选择器Ⅰ的输入端与自身TSV在分配器1上的输出端连接，选择器Ⅱ设有m个输入端，分别与自身TSV周边m个TSV在分配器1上的输出端连接，选择器Ⅱ的输出端与选择器Ⅰ的另一输入端连接；

测试模块1包括：配置给每个TSV的分配器Ⅰ，分配器Ⅰ的输入端与对应选择器Ⅰ的输出端连接，分配器Ⅰ的输出端与对应TSV的输入端连接；分配给每个TSV的pmos管，pmos管与自身TSV的分配器Ⅰ连接，所有pmos管均与状态寄存器连接；

测试模块2包括：配置给每个TSV的nmos管，通过对应TSV与自身的pmos管连接；

重配置模块2包括：配置给每个TSV的分配器Ⅱ及分配器Ⅲ，分配器Ⅱ的输入端与自身TSV的输出端连接，一个输出端与分配器Ⅲ的输入端连接，另一输出端与自身TSV的信号输出端连接，分配器Ⅲ上设有m个输出端，m个输出端分别与自身TSV周边m个信号TSV的信号输出端连接；

当测试模式模块输出信号为1，表示当前处于测试模式，当测试模式模块输出的信号为0，则表示当前处于功能模式；

当测试模式反向模块输出的信号为1，则将Testmode的输出信号进行反向，当测试模式反向模块输出的信号为0，则将Testmode的输出信号保持不变。

2.如权利要求1所述三维集成电路缺陷聚簇容错结构，其特征在于，当TSV位于TSV阵列的四个顶角，则m的取值为3，当TSV位于TSV阵列的边缘非顶角位置，则m的取值为5，当TSV位于TSV阵列中的剩余位置，则m的取值为8。

3.基于权利要求1或2所述三维集成电路缺陷聚簇容错结构的聚簇故障容错方法，其特征在于，所述方法具体如下：

在TSV阵列中存在缺陷TSV时，检测缺陷TSV周边八个TSV的组号，TSV的组号为其周边八个TSV中的缺陷TSV个数值；

缺陷TSV的输入信号通过分配器1分配至其周边组号最小的无缺陷TSV对应的选择器Ⅱ，通过该选择器Ⅱ依次传输至最小组号无缺陷TSV、最小组号无缺陷TSV对应的分配器Ⅱ及分配器Ⅲ，通过分配器Ⅲ将输出信号输出至缺陷TSV的信号输出端。