[发明专利]用于制造具有分裂栅极结构的功率半导体器件的方法

说明书

制造具有分裂栅极结构的功率半导体器件的方法，提供：在衬底上形成单或多层外延层；形成穿过外延层的沟槽，其从外延层顶表面沿横向于顶表面竖直方向延伸；用电介质区域和导电屏蔽板元件填充沟槽，屏蔽板元件包括从下面的电介质区域突出的上部分和向内竖直于电介质区域延伸的底部分；氧化屏蔽板元件的上部分以在外延层的顶表面处在沟槽中形成隔离区域，屏蔽板元件的底部分限定分裂栅极结构底部；在沟槽内表面上在相同沟槽上部处，在电介质区域上方形成栅极氧化物区域；横向于分离区域形成分裂栅极结构的顶栅部分，其填充外延层顶表面处的沟槽。该方法提供在形成栅极氧化物区域前始于屏蔽板元件上部分形成牺牲氧化物区域及后续蚀刻牺牲氧化物区域。

技术领域

本发明涉及一种用于制造功率半导体器件，特别地，场板沟槽功率MOSFET(金属氧化物半导体场效应晶体管)器件的方法。

背景技术

场板或屏蔽栅极(或分裂栅极)沟槽(或竖直)功率MOSFET器件是已知的，其中栅极沟槽中的栅极导电材料，通常为多晶硅，被分成多个部分：形成在沟道区域处并用作控制栅极的一个或更多个顶部分；以及形成在漂移区域处并将顶栅部分与漏极区域电容性地屏蔽的一个或更多个底部分。

分裂栅极沟槽功率MOSFET器件的电特性，诸如击穿电压BV_DS、导通状态电阻R_ON、最大漏极电流I_DMAX和栅极电荷Q_gd、Q_gs与分裂栅极偏置条件强烈相关，分裂栅极偏置条件确定漂移区域中的电位的调制；通常，分离栅极的顶部分和底部分的适当的偏置允许优化功率MOSFET器件的开关性能。

图1示出了已知且示例性的分裂栅极沟槽功率MOSFET器件1，如例如Kyoung II Na等人在“具有不同栅极配置和偏置条件的三栅极RSO功率MOSFET(TGRMOS)的电特性(Electrical Characteristics of Triple-Gate RSO Power MOSFET(TGRMOS)withVarious Gate Configurations and Bias Conditions)”，ETRI杂志，第35卷，第3期，2013年6月中所公开的；在这种情况下，功率MOSFET器件1的栅极分为三个部分，两个分离的顶部分和一个底部分。

功率MOSFET器件1包括：重掺杂半导体材料(例如，N⁺型)的衬底2；以及形成在衬底2上的外延层3，外延层3由具有与衬底2相同类型的导电性并且具有较轻的掺杂(在该示例中为N^-型)的半导体材料制成。

在外延层3的表面部分内，形成功率MOSFET器件1的单元5，每个单元5包括具有与外延层3的导电性相反的导电性(在该示例中为P型)的体阱6以及在体阱6内的具有与衬底2相同类型的导电性(在该示例中为N⁺型)的源极区域8。外延层3的体阱6下方的部分表示功率MOSFET器件1的漂移区域。

功率MOSFET器件1还包括在竖直延伸穿过外延层3的深沟槽12中形成的分裂栅极结构10，深沟槽12在相同的外延层3的部分中，该部分横向布置在属于相邻单元5的源极区域8和体阱6之间。

分裂栅极结构10包括：用作屏蔽或场板的底栅部分13，其布置在沟槽12的下部中，并在沟槽12的中央并以比体阱6低的水平延伸；以及在该示例中，两个分离的顶栅部分14a、14b，其在与体阱6相同的水平处横向于相应源极区域8布置在沟槽12的顶部中。

底栅部分12经由通过硅氧化物(SiO₂)、硅氮化物(SiN_x)和原硅酸四乙酯(TEOS)沉积而形成的电介质堆叠15与沟槽内表面分离；顶栅部分14a、14b彼此分离，并且此外经由特别地由硅氧化物制成的电介质区域15'与沟槽内表面分离。