[发明专利]一种磁传感器芯片抗电磁干扰结构及其制备方法有效
| 申请号： | 202011226228.4 | 申请日： | 2020-11-05 |
| 公开（公告）号： | CN112577531B | 公开（公告）日： | 2022-01-21 |
| 发明（设计）人： | 于泠然;王磊;于广华;潘月斗;冯春;陈涛 | 申请（专利权）人： | 北京麦格纳材科技有限公司 |
| 主分类号： | G01D5/244 | 分类号： | G01D5/244;G01R33/00;G01R33/02;G01R33/09 |
| 代理公司： | 北京市广友专利事务所有限责任公司 11237 | 代理人： | 张仲波;邓琳 |
| 地址： | 101300 北京*** | 国省代码： | 北京;11 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | |||
| 搜索关键词： | 一种 传感器 芯片 电磁 干扰 结构 及其 制备 方法 | ||
1.一种磁传感器芯片抗电磁干扰结构，其特征在于，包括并联设置在磁编码器磁码盘上的多组惠斯通双电桥结构；
每组所述惠斯通双电桥结构之内的两个惠斯通电桥的电角度为90°，相邻两组所述惠斯通双电桥结构的电角度为360°；所述电角度α定义为：用磁编码器磁传感器芯片测量码盘磁极信号时，磁传感器芯片中惠斯通电桥输出电压弦波信号对应的相位角度，u＝UmSinα，Um为最大输出电压幅值；
多组所述惠斯通双电桥结构测量结果的均值作为惠斯通电桥电压的输出电压值；
惠斯通双电桥结构的组数n根据磁编码器磁码盘的磁极宽度以及磁码盘尺寸进行设定，所述磁传感器芯片抗电磁干扰结构中包含的惠斯通双电桥结构的组数2≤n≤15。
2.一种磁传感器芯片抗电磁干扰结构的制备方法，其特征在于，包括以下步骤：
根据磁编码器磁码盘的磁极宽度以及磁码盘尺寸，在所述磁编码器磁码盘上并联设置多组惠斯通双电桥结构；
每组所述惠斯通双电桥结构之内的两个惠斯通电桥的电角度为90°，相邻两组所述惠斯通双电桥结构的电角度为360°；所述电角度α定义为：用磁编码器磁传感器芯片测量码盘磁极信号时，磁传感器芯片中惠斯通电桥输出电压弦波信号对应的相位角度，u＝UmSinα，Um为最大输出电压幅值；
多组所述惠斯通双电桥结构测量结果的均值作为惠斯通电桥电压的输出电压值；
惠斯通双电桥结构的组数n根据磁编码器磁码盘的磁极宽度以及磁码盘尺寸进行设定，所述惠斯通双电桥结构的组数2≤n≤15。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于北京麦格纳材科技有限公司，未经北京麦格纳材科技有限公司许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/pat/books/202011226228.4/1.html，转载请声明来源钻瓜专利网。
