[发明专利]防止容错系统通道锁死的防互锁电路和多余度容错系统

权利要求书

1.一种防止多余度容错系统通道间锁死的防互锁电路，其特征在于，包括：监控结果判决子电路、延迟子电路、抗噪子电路；

所述监控结果判决子电路包括信号综合模块和第一比较器，信号综合模块用于将监控模块输入的多路监控信号进行综合判决后，向第一比较器输出判决信号，使得第一比较器根据基准源和输入的判决信号，输出判决结果；

所述延迟子电路，用于对第一比较器输出的判决结果进行延迟处理，从而向抗噪子电路输出延迟判决信号；

其中，所述延迟子电路包括：与第一比较器的输出端相连的第一电阻R1，以及连接到第一电阻R1另一端的第一电容C1和第二电阻R2，第二电阻R2的另一端连接到参考源，第一电容C1的另一端接地；

所述延迟子电路对判决信号的延迟时间为：

其中，Tr为判决信号到延迟判决信号的延迟时间；

Voh为第一电容C1可充电的最大电压值；

Vol为第一电容C1上的初始电压值；

Vt₊为延迟判决信号的翻转电压值。

2.根据权利要求1所述的一种防止多余度容错系统通道间锁死的防互锁电路，其特征在于，还包括：所述第一比较器的基准源，包括：串联的第三电阻R3和第四电阻R4，第三电阻R3连接到参考源，第四电阻R4接地。

3.根据权利要求2所述的一种防止多余度容错系统通道间锁死的防互锁电路，其特征在于，所述抗噪子电路为反向滞回比较电路，包括：第五电阻R5、第二比较器和反馈电阻R6；

第五电阻R5的一端连接到第三电阻R3与第四电阻R4之间，另一端连接到第二比较器的正向输入端和反馈电阻R6的一端，第二比较器反向输入端连接到第一电阻R1另一端，反馈电阻R6的另一端连接到第二比较器的输出端。

4.根据权利要求1～3中任一项所述的一种防止多余度容错系统通道间锁死的防互锁电路，其特征在于，所述抗噪子电路的输出包括电源延迟判决信号PSV_DLY，所述防互锁电路还包括：通道故障逻辑模块；

所述通道故障逻辑模块，用于根据本通道输入的电源有效信号PSV及电源延迟判决信号PSV_DL、看门狗监控信号WDV、本通道自监控信号CPUV和另一通道有效信号CHV_FX，最终输出本通道的有效信号LCHV。

5.一种防互锁多余度容错系统，其特征在于，包括：两个通道，每个通道中设置有如权利要求1到4中任一项所述的防止多余度容错系统通道间锁死的防互锁电路；

每个通道中的防互锁电路，用于根据本通道输入的电源有效信号PSV、电源延迟判决信号PSV_DL、看门狗监控信号WDV、本通道自监控信号CPUV和另一通道有效信号CHV_FX，最终输出本通道的有效信号LCHV；其中，另一通道有效信号CHV_FX为另一通道中的防互锁电路输出的。

6.根据权利要求5所述的一种防互锁多余度容错系统，其特征在于，每个通道中还包括：通道故障逻辑复位模块；

所述通道故障逻辑复位模块，用于根据输入的电源延迟判决信号PSV_DL或通道故障逻辑复位信号CFL_RES，对输出的本通道的有效信号LCHV进行复位。