[发明专利]一种FPGA逻辑重加载电路

说明书

本发明公开一种FPGA逻辑重加载电路，包括：至少2片Flash，1片可编程逻辑电路，至少2片Flash挂接在可编程逻辑电路上互为备份，FPGA输出的片选信号CS在Flash与FPGA之间通过可编程逻辑电路进行耦合；FPGA逻辑重加载电路具有3种应用模式：逻辑加载模式、逻辑在线升级模式、逻辑离线升级模式；该电路通过CPLD中的控制逻辑实现FPGA逻辑加载状态判断和重加载功能，并可实现在线和离线状态下对指定Flash的逻辑升级功能。本发明实施例避免了传统FPGA逻辑存储及加载电路在出现Flash芯片故障或升级加载异常中断时无法正常完成加载操作的缺点。

技术领域：

本发明涉及但不限于计算机硬件技术领域，尤指电路系统中一种FPGA逻辑重加载电路。

背景技术：

现代航空电子产品设计中，FPGA被广泛用于各类嵌入式系统及模块的开发与设计。由于航电系统对于电子模块的启动有着严格的可靠性要求，传统的基于FPGA设计的电子模块多采用1片Flash为FPGA芯片提供逻辑存储及加载功能，当Flash芯片失效、Flash芯片管脚脱焊/桥连或在逻辑升级加载过程中出现异常下电等情况时，均会导致FPGA无法正常加载完成从而出现电子模块“变砖”无法工作的情况。

发明内容：

本发明的目的是：本发明实施例提供一种FPGA逻辑重加载电路，以解决传统FPGA逻辑存储及加载电路，可能由于Flash芯片故障或升级加载异常中断，而导致整个电路无法正常完成加载操作的问题。

本发明的技术解决方案是：本发明实施例提供一种FPGA逻辑重加载电路，包括：至少2片Flash，1片可编程逻辑电路，所述至少2片Flash挂接在可编程逻辑电路上互为备份；

其中，所述至少2片Flash芯片的时钟信号CLK、数据信号、地址信号、控制信号通过复用的连接方式连接到FPGA，FPGA输出的片选信号CS在Flash与FPGA之间通过可编程逻辑电路进行耦合；所述FPGA逻辑重加载电路具有3种应用模式：逻辑加载模式、逻辑在线升级模式、逻辑离线升级模式；

所述FPGA逻辑重加载电路，用于通过所述可编程逻辑电路控制2片Flash的加载过程，从而通过可编程逻辑电路中的控制逻辑在逻辑加载模式下控制FPGA逻辑加载状态判断和重加载功能，以及在逻辑在线升级模式下实现在线状态下对指定Flash的逻辑升级功能，在逻辑离线升级模式下实现离线状态下对指定Flash的逻辑升级功能。

可选地，如上所述的FPGA逻辑重加载电路中，

所述FPGA逻辑重加载电路中，FPGA的逻辑加载信号ROGRAM_B和FPGA逻辑加载完成信号DONE均连接至可编程逻辑电路；

所述可编程逻辑电路的输入信号包括：由FPGA输入的片选信号CS、在线升级使能信号EN_online_upgrade、在线升级Flash选择信号SEL_online_flash、所述DONE和启动加载信号INIT_B，以及由外部驱动输入的离线升级使能信号EN_offline_upgrade、离线升级Flash选择信号SEL_offline_flash、时间设定信号TimeSet1和TimeSet2；

所述可编程逻辑电路的输出信号包括：输出到FPGA的逻辑加载信号PROGRAM_B，以及输出到其中一片Flash的选通片选信号CS1和输出到另一片Flash的选通片选信号CS2信号。

可选地，如上所述的FPGA逻辑重加载电路中，

在所述逻辑加载模式下控制FPGA逻辑加载状态判断和重加载功能的方式，为：FPGA默认从其中一片Flash中加载逻辑，且在一个加载周期后FPGA没有正常启动，则通过可编程逻辑电路的控制逻辑将加载信号CS选通到另一片Flash上，并强制FPGA开始新的加载序列。

可选地，如上所述的FPGA逻辑重加载电路中，