[发明专利]一种混合运行多安全等级任务的安全隔离系统

权利要求书

1.一种混合运行多安全等级任务的安全隔离系统，其特征在于，所述安全隔离系统包括多核处理器、DDRx存储器、FLASH存储器、NvRAM存储器、PCIe交换芯片、TTE网络端系统和FPGA，其中：

多核处理器分别与PCIe交换芯片、FPGA、X组DDRx存储器、Y组DDRx存储器和Z组DDRx存储器连接；PCIe交换芯片与TTE网络端系统连接；FPGA分别与FLASH存储器、NvRAM存储器连接；PCIe交换芯片通过PCIe总线与TTE网络端系统连接；FPGA包括看门狗电路；TTE网络端系统向安全隔离系统外扩展双余度或三余度的TTE网络接口；

所述多核处理器包括处理器核A、处理器核B和处理器核C，其中，处理器核A为运行最高安全等级任务的一组处理器核，处理器核B为运行次高安全等级任务的一组处理器核，处理器核C为运行最低安全等级任务的一组处理器核；

多核处理器包括PCIe总线接口L、PCIe总线接口M和PCIe总线接口N；PCIe总线接口L、PCIe总线接口M和PCIe总线接口N均与PCIe交换芯片连接。

2.根据权利要求1所述的系统，其特征在于，多核处理器中的每个处理器核，根据预设的安全等级，运行与所述安全等级对应的任务，其中，处理器核A运行最高安全等级的任务，处理器核B运行次高安全等级的任务，处理器核C运行最低安全等级的任务；处理器核A的任务运行在X组DDRx存储器，处理器核B的任务运行在Y组DDRx存储器，处理器核C的任务运行在Z组DDRx存储器。

3.根据权利要求1所述的系统，其特征在于，

FLASH存储器，在系统复位启动后向DDRx存储器转存各处理器核运行所需的程序和数据之后，且多核处理器进入任务运行期间，不再允许各处理器核对FLASH存储器进行访问；

NvRAM存储器，仅允许处理器核A访问NvRAM存储器；处理器核B和处理器核C将需要写入NvRAM存储器的数据，通过处理器核之间共享访问的DDRx 存储器地址空间，共享给处理器核A，由处理器核A代理写入NvRAM中。

4.根据权利要求1所述的系统，其特征在于，PCIe总线接口L仅与处理器核A和X组DDRx存储器进行通信；PCIe总线接口M仅与处理器核B和Y组DDRx存储器进行通信；PCIe总线接口N仅与处理器核C和Z组DDRx存储器进行通信。PCIe总线接口L使用最高优先级的PCIe总线数据包进行通信；PCIe总线接口M使用次高优先级的PCIe总线数据包进行通信；PCIe总线接口N使用最低优先级的PCIe总线数据包进行通信。

5.根据权利要求1所述的系统，其特征在于，FPGA内部实现多个看门狗定时器，分别监控各个处理器核的运行状态。仅允许处理器核A访问所有看门狗定时器；处理器核B和处理器核C需要访问看门狗定时器时，将访问操作信息通过处理器核之间共享访问的DDRx存储器地址空间，共享给处理器核A，由处理器核A代理访问。

6.根据权利要求1所述的系统，其特征在于，

处理器核A和处理器核B需要通过共享DDRx存储器预设地址区域来共享数据，则处理器核A和处理器核B的共享地址区域处于Y组DDRx存储器；

处理器核A和处理器核C需要通过共享DDRx存储器预设地址区域来共享数据，则处理器核A和处理器核C的共享地址区域处于Z组DDRx存储器；

处理器核B和处理器核C需要通过共享DDRx存储器预设地址区域来共享数据，则处理器核B和处理器核C的共享地址区域处于Z组DDRx存储器。

7.根据权利要求1所述的系统，其特征在于，所述PCIe交换芯片支持多路虚拟通道。

8.根据权利要求1所述的系统，其特征在于，所述多核处理器为交换式互连结构的多核处理器。