[发明专利]半导体结构形成

权利要求书

1.一种半导体设备，其包括：

形成在半导体衬底材料(424)中的第一沟槽(407)和第二沟槽(401)，其中所述第一沟槽和所述第二沟槽邻近且由所述半导体衬底材料隔开；

在所述第一沟槽中形成到第一高度(422)的金属材料(406)，所述第一高度相对于所述半导体衬底材料小于在所述第二沟槽中形成的所述金属材料的第二高度(423)；以及

在所述第一沟槽中的所述金属材料上方形成到第一深度(419)的多晶硅材料(436)，所述第一深度相对于所述半导体衬底材料大于在所述第二沟槽中的所述金属材料上方形成的所述多晶硅材料的第二深度(427)；

其中在所述第一沟槽中形成的所述多晶硅材料的较大的第一深度减少了经由所述第一沟槽中的所述金属材料的电荷转移。

2.根据权利要求1所述的设备，其中：

所述第二沟槽中的存取装置(102)选择地耦合到存储节点(131)；以及

所述第一沟槽中的所述多晶硅材料的所述较大的第一深度减少了从所述存储节点的电荷转移。

3.根据权利要求2所述的设备，其中所述存取装置是作为动态随机存取存储器DRAM阵列的一部分的埋设凹入式存取装置BRAD。

4.根据权利要求1所述的设备，其中：

所述第一沟槽中的所述金属材料和所述多晶硅材料的第一部分包括隔离区域(292)的通过存取线(282)，其中所述隔离区域具有150纳米(nm)或更大的深度、15nm或更小的宽度以及十比一(10:1)或更大的纵横比；以及

所述第二沟槽中的所述金属材料和所述多晶硅材料的邻近第二部分包括在用于耦合到感测线的存取装置的有源区域(290、291、392、394)中的有源存取线的混合金属栅极，其中所述有源区域具有小于150nm的深度、15nm或更小的宽度和小于10:1的纵横比。

5.根据权利要求1所述的设备，其中相应的第一沟槽和相应的第二沟槽中的每一者包括：

所述金属材料和所述多晶硅材料的第一部分，其被配置成作为通过存取线；以及

所述金属材料和所述多晶硅材料的第二部分，其被配置成作为用于耦合到感测线(133)和存储节点的存取装置的有源存取线。

6.根据权利要求1至5中任一项所述的设备，其中所述金属材料包括钨。

7.根据权利要求1至5中任一项所述的设备，其中所述金属材料包括氮化钛。

8.根据权利要求1至5中任一项所述的设备，其中所述多晶硅材料包括n掺杂多晶硅。

9.根据权利要求1所述的设备，其中：

所述第一沟槽具有相对于所述第二沟槽的第二底部在较大深度处的第一底部，且所述较大深度在20纳米nm至50nm的范围内；

所述金属材料在所述第一沟槽和所述第二沟槽中的每一者的底部(408)之上具有基本上相等的高度，使得所述第一沟槽中的所述金属材料的所述第一高度小于所述第二沟槽中形成的所述金属材料的所述第二高度；以及

所述第一沟槽中的所述多晶硅材料的所述较大的第一深度相对于所述第二沟槽中的所述多晶硅材料的所述第二深度在20nm到50nm的范围内。

10.根据权利要求1所述的设备，其中：

所述第一沟槽中的所述金属材料上方的所述多晶硅材料的第一厚度大于所述第二沟槽中的所述金属材料上方的所述多晶硅材料的第二厚度，且较大的厚度在20nm到50nm的范围内；

所述第一沟槽中的所述多晶硅材料的第一高度相对于所述半导体衬底材料基本上等于所述第二沟槽中的所述多晶硅材料的高度；以及

所述第一沟槽和所述第二沟槽各自包括在所述多晶硅材料上方形成的填充材料(338、544)。