[发明专利]融合高速网链路层与100G以太网编码层的适配装置

说明书

本发明公开了一种融合高速网链路层与100G以太网编码层的适配装置，本发明包括发送转换模块(adaptor_tx_trans)、发送模块(adaptor_tx)、回环模块(adaptor_lb)、接收模块(adaptor_rx)、接收转换模块(adaptor_rx_trans)、寄存器管理模块(adaptor_csr)，本发明能够实现以太网编码层和高速网链路层的融合适配，实现高速网链路层与以太网编码层的互连互通，这既有利于扩展100G以太网编码层软核IP产品在高速网设计领域的应用，又有利于基于复用100G以太网编码层设计高速网和以太网的双模融合网络端口及芯片。

技术领域

本发明涉及高速网与以太网的融合设计领域，具体涉及一种融合高速网链路层与100G以太网编码层的适配装置。

背景技术

高性能计算系统（超级计算系统）采用的互连网络被称为高速网。通常，高速网由两种网络芯片构成，分别是网络接口芯片和网络交换芯片。在高速网芯片中，数据链路层（LLP）和物理编码层（h-PCS）位于事务层和物理介质之间。物理编码层（h-PCS）负责按照物理介质的特殊要求，将链路层（LLP）的数据进行编码和解码，而链路层（LLP）采用基于CRC校验的报文重传机制负责数据的可靠传输，事务层和物理介质之间的数据收发需要经过数据链路层和物理编码层才能实现。全球互联网和数据中心系统通常采用以太网作为互连基础设施。电气与电子工程师协会（IEEE）国际组织制定的802.3标准定义了以太网的物理层（PHY）和数据链路层（MAC）规范。以太网物理层（PHY）由物理编码子层（e-PCS）、物理介质接入层（PMA）和物理介质相关层（PMD）组成。以太网链路层与物理层间的接口就是其与物理编码层（e-PCS）之间的接口。

高速网链路层（LLP）和高速网编码层（h-PCS）间通常采用通用数据接口，其技术要点包括：（1）编码层向链路层发送端指示ready信号，表明是否具备发送链路层数据的基本条件；（2）编码层在具备发送链路层数据的基本条件后，通过向链路层发送端指示idle信号，表明当前是否空闲，即是否能在当前时钟周期内采样数据；（3）链路层发送端通过数据和数据有效信号向编码层发送数据；（4）编码层接收端通过数据和数据有效信号向链路层返回接收数据。

以太网链路层和以太网编码层间采用的是物理介质独立接口（MII），其技术要点包括：（1）链路层通过TXD多位宽信号向编码层发送并行数据；（2）链路层通过TXC多位宽信号向编码层发送通道控制信号。TXC的每1位数据对应TXD的1字节数据，TXC[m]=0时，表示TXD[m*8+7:m*8]上传输的是数据字符；TXC[m]=1时，表示TXD[m*8+7:m*8]上传输的是控制字符。（3）编码层通过RXD多位宽信号向链路层返回并行数据；（4）编码层通过RXC向链路层返回控制。RXC[k]=0时，表示RXD[k*8+7:k*8]上传输的是数据字符；RXC[k]=1时，表示RXD[k*8+7:k*8]上传输的是控制字符。

由上述对高速网和以太网的链路层和编码层间接口技术要点分析可知，由于接口形态和内涵上存在明显差异，无论是高速网链路层与以太网编码层之间，还是以太网链路层与高速网编码层之间，都不能直接互连互通。这至少会带来如下两个方面的负面影响。一方面，由于以太网是标准化协议，所以尽管目前有许多集成电路设计知识产权（IP）供应商已提供支持多种速率模式的以太网编码层的软核产品，但是由于接口存在明显差异，这些以太网编码层软核IP并不能直接被应用于高速网芯片设计。另一方面，当前高性能计算系统和数据中心系统呈现融合发展趋势，如何通过一套统一的硬件基础设施为高性能计算和数据中心计算业务提供支持已成为产业界和学术界关注的焦点。对于系统网络而言，设计工作模式可配置的双模网络芯片成为促进两种系统相融合的重要技术手段。现有技术的双模网络端口设计方法为：两种工作模式复用物理介质，但是既集成了高速网链路层（LLP）和高速网编码层（h-PCS），又集成以太网链路层（MAC）和以太网编码层（e-PCS）。实际上，如果能够以较小的资源开销实现高速网链路层与以太网编码层的互连互通，则可以使两种工作模式进一步复用以太网编码层（e-PCS），从而降低双模网络端口对芯片资源消耗，降低双模网络芯片设计难度。

发明内容