[发明专利]信号校验系统

说明书

本发明实施例提供一种信号校验系统，包括：存储控制器和存储器，连接于存储控制器和存储器之间的第一传输路径和第二传输路径，存储控制器通过第一传输路径发送待校验信号，以及通过第二传输路径发送校验信号；其中，第二传输路径为单端口通道，校验信号为多比特信号；比较模块，与第一转换组件输出端连接，以及与第二传输路径输出端连接，用于获取并比较第一转换组件的输出信号和第二传输路径的输出信号。本发明实施例有利于提高信号校验的准确性。

技术领域

本发明实施例涉及存储器领域，特别涉及一种信号校验系统。

背景技术

在存储器的命令和地址传输和控制过程中，信号的准确性尤为重要。如果存储器接收的信号与存储控制器发送的信号不同，存储器就可能无法实现正确的功能，进而导致包含存储器和存储控制器的整个系统发生紊乱，因此，必须要对存储器接收到的信号进行校验。

目前存储器领域的信号校验机制大多采用奇偶校验，准确率较低。

发明内容

本发明实施例提供一种信号校验系统，有利于提高信号校验的准确性。

为解决上述问题，本发明实施例提供一种信号校验系统，包括：存储控制器和存储器，连接于所述存储控制器和所述存储器之间的第一传输路径和第二传输路径，所述存储控制器通过所述第一传输路径发送待校验信号，以及通过所述第二传输路径发送校验信号；其中，所述第二传输路径为单端口通道，所述校验信号为多比特信号；转换组件，包括第一转换组件和第二转换组件，所述第一转换组件与所述第一传输路径输出端连接，所述第二转换组件与所述第二传输路径输入端连接，所述转换组件用于将所述待校验信号转换为所述校验信号；比较模块，位于所述存储器内，与所述第一转换组件输出端连接，以及与所述第二传输路径输出端连接，用于获取并比较所述第一转换组件的输出信号和所述第二传输路径的输出信号。

另外，所述待校验信号包括多个单比特信号，所述第一传输路径为多端口通道，每一端口用于发送一单比特信号；所述转换组件用于将所述多个单比特信号转换为一个多比特信号。

另外，所述转换组件包括压缩模块，用于将n个单比特信号转换为包含k个比特位的多比特信号；其中，nk。

另外，所述压缩模块包括第一加法单元和取余单元，所述取余单元与所述第一加法单元的输出端连接，所述第一加法单元用于接收所述多个单比特信号，且用于对所述多个单比特信号进行加法运算，所述取余单元用于对加法运算的结果进行取余运算，取余值作为所述校验信号至少一比特位的值。

另外，所述取余单元包括并联的第一取余单元和第二取余单元，所述第一取余单元和所述第二取余单元的除值不同，所述第一取余单元的第一取余值和所述第二取余单元的第二取余值分别作为所述校验信号至少一比特位的值。

另外，所述第一取余单元的除值为2，所述第二取余单元的除值为3。

另外，所述压缩模块还包括依次连接的第一异或运算单元、第二加法单元以及第三取余单元，所述第一异或运算单元用于接收所述多个单比特信号，且用于分别对n个单比特信号中前2～n个信号进行异或运算，以获得n-1个异或值，所述第二加法单元用于对所述n-1个异或值进行加法运算，所述第三取余单元用于对加法运算的结果进行取余运算，所述第三取余单元的第三取余值作为所述校验信号至少一比特位的值；其中，n大于1。

另外，所述第三取余单元的除值为2。

另外，所述压缩模块还包括与所述第三取余单元并联的第四取余单元，所述第四取余单元的除值与所述第三取余单元的除值不同，所述第四取余单元的第四取余值作为所述校验信号至少一比特位的值。

另外，所述信号校验系统还包括：采样模块，用于对所述第二传输路径的输出信号进行采样，并将采样信号发送给所述比较模块。

另外，所述采样模块用于在所述存储器输入时钟的上升沿和/或下降沿进行采样。