[发明专利]测试结构及其制作方法

说明书

本发明实施例提供一种测试结构及其制作方法，测试结构的制作方法包括：提供基底，并在所述基底上形成依次层叠的栅介质膜和导电膜；至少对所述导电膜进行图案化刻蚀，以形成位于所述基底上的多个分立的栅极结构，在所述栅极结构的排列方向上，相邻所述栅极结构之间的间距小于等于110nm；形成位于所述栅极结构相对两侧的隔离侧墙；以所述栅极结构和所述隔离侧墙为掩膜，向所述基底内注入掺杂离子，形成掺杂区，在垂直于所述基底表面的方向上，所述掺杂区的掺杂深度与所述基底顶面的间距小于10nm。本发明实施例有利于保证掺杂区电阻测试的准确性和有效性。

技术领域

本发明实施例涉及半导体领域，特别涉及一种测试结构及其制作方法。

背景技术

在现代存储工艺结构中，场效应管是最常用的工艺器件之一。在制备场效应管的过程中，需要对场效应管的各项参数进行监控，例如栅极电阻、导电插塞电阻以及栅介质层漏电等。

现有技术无法准确获取轻掺杂漏结构(LDD结构)的电阻。

发明内容

本发明实施例提供一种测试结构及其制作方法，有利于获取准确且有效的轻掺杂漏结构的阻值。

为解决上述问题，本发明实施例提供一种测试结构的制作方法，包括：提供基底，并在所述基底上形成依次层叠的栅介质膜和导电膜；至少对所述导电膜进行图案化刻蚀，以形成位于所述基底上的多个分立的栅极结构，在所述栅极结构的排列方向上，相邻所述栅极结构之间的间距小于等于110nm；形成位于所述栅极结构相对两侧的隔离侧墙；以所述栅极结构和所述隔离侧墙为掩膜，向所述基底内注入掺杂离子，形成掺杂区，在垂直于所述基底表面的方向上，所述掺杂区的掺杂深度与所述基底顶面的间距小于10nm。

另外，形成所述栅极结构和所述隔离侧墙的工艺步骤包括：对所述导电膜和所述栅介质膜进行图案化刻蚀，形成所述栅极结构；形成隔离膜，所述隔离膜覆盖所述栅极结构侧壁和所述基底表面；刻蚀覆盖所述基底表面的所述隔离膜，剩余所述隔离膜作为所述隔离侧墙。

另外，形成所述栅极结构和所述隔离侧墙的工艺步骤包括：对所述导电膜进行图案化刻蚀，剩余所述导电膜以及位于剩余所述导电膜和所述基底之间的部分所述栅介质膜作为所述栅极结构，另一部分所述栅介质膜作为保护层；形成隔离膜，所述隔离膜覆盖所述栅极结构侧壁和覆盖所述保护层表面，覆盖所述栅极结构侧壁的所述隔离膜作为所述隔离侧墙，覆盖所述保护层表面的所述隔离膜作为隔离层。

另外，在形成所述隔离膜之后，刻蚀去除所述隔离层。

另外，在形成所述隔离膜之后，刻蚀去除所述隔离层以及位于所述隔离层和所述基底之间的所述保护层。

相应地，本发明实施例还提供一种测试结构，包括：基底和位于所述基底上的多个分立的栅极结构，在所述栅极结构的排列方向上，相邻所述栅极结构之间的间距小于等于110nm；隔离侧墙，位于所述栅极结构相对两侧；掺杂区，位于所述隔离侧墙远离所述栅极结构的一侧的所述基底内，在垂直于所述基底表面的方向上，所述掺杂区的掺杂深度与所述基底顶面的间距小于10nm。

另外，所述基底内具有第一凹槽和位于所述第一凹槽底部的第二凹槽，在所述栅极结构的排列方向上，所述第一凹槽的顶部开口宽度与相邻所述栅极结构之间的间距相等，所述第二凹槽的顶部开口宽度与相邻所述栅极结构之间的两层所述隔离侧墙之间的间距相等。

另外，所述栅极结构包括栅极和栅介质层；还包括：保护层，位于所述隔离侧墙与所述基底之间，所述保护层的材料与所述栅介质层的材料相同。

另外，所述保护层覆盖相邻所述栅极结构之间的所述基底表面，且所述保护层内具有凹槽，在所述栅极结构的排列方向上，所述凹槽的顶部开口宽度与相邻所述栅极结构之间的间距相等。

另外，还包括：隔离层，覆盖于所述保护层表面，且位于相邻所述栅极结构之间的两层所述隔离侧墙之间，所述隔离层的材料与所述隔离侧墙的材料相同。