[发明专利]半导体存储器装置和制造该半导体存储器装置的方法

说明书

本公开包括一种半导体存储器装置和制造该半导体存储器装置的方法。该半导体存储器装置包括：绝缘膜，其穿过虚设源极结构；第一虚设叠层，其延伸以与绝缘膜和虚设源极结构交叠，并且包括与绝缘膜交叠的凹陷部；电阻膜，其与第一虚设叠层的凹陷部交叠；以及第二虚设叠层，其设置在第一虚设叠层上以覆盖电阻膜。

技术领域

本公开涉及一种半导体存储器装置和一种制造该半导体存储器装置的方法，更具体地，涉及一种三维半导体存储器装置和一种制造该三维半导体存储器装置的方法。

背景技术

半导体存储装置包括能够存储数据的存储器单元。可以通过电阻器将用于半导体存储器装置的操作的电压控制到期望电平。

三维半导体存储器装置包括三维布置的存储器单元。因此，三维半导体存储器装置可以减小基板上存储器单元的占用面积。

发明内容

根据本公开的一个实施方式的半导体存储器装置可以包括：绝缘膜，其穿过虚设源极结构；第一虚设叠层，其延伸以与绝缘膜和虚设源极结构交叠，并且包括与绝缘膜交叠的凹陷部；电阻膜，其与第一虚设叠层的凹陷部交叠；以及第二虚设叠层，其设置在第一虚设叠层上以覆盖电阻膜。

根据本公开的一个实施方式的制造半导体存储器装置的方法可以包括以下步骤：在包括第一区域和第二区域的基板上形成初步源极结构；形成开口，该开口穿过初步源极结构的与第二区域交叠的部分；在开口中形成绝缘膜；形成第一叠层，该第一叠层延伸以与绝缘膜和初步源极结构交叠，并且具有与绝缘膜交叠的凹陷部；形成与第一叠层的凹陷部交叠的电阻膜；以及在第一叠层上形成第二叠层以覆盖电阻膜。

附图说明

图1是示出根据本公开的一个实施方式的半导体存储器装置的框图。

图2是示意性示出根据本公开的一个实施方式的半导体存储器装置的立体图。

图3A和图3B是示出根据本公开的一个实施方式的半导体存储器装置的截面图。

图4是示出图3B所示的电阻膜的平面图。

图5是示出图3A所示的沟道结构和存储器膜的截面图。

图6A、图6B、图6C、图6D、图6E、图6F、图6G、图6H、图6I、图6J、图6K、图6L、图6M和图6N是示出根据本公开的一个实施方式的制造半导体存储器装置的方法的截面图。

图7是示出根据本公开的一个实施方式的半导体存储器装置和制造该半导体存储器装置的方法的截面图。

图8是示出根据本公开的一个实施方式的存储器系统的配置的框图。

图9是示出根据本公开的一个实施方式的计算系统的配置的框图。

具体实施方式

根据本说明书或本申请中公开的构思的实施方式的特定结构描述或功能描述仅为描述根据本公开的构思的实施方式而示出。根据本公开的构思的实施方式可以以各种形式实现，并且不应被解释为限于本说明书或本申请中描述的实施方式。

本公开的实施方式提供了一种包括电阻器的半导体存储器装置和制造该半导体存储器装置的方法。

图1是示出根据本公开的一个实施方式的半导体存储器装置10的框图。

参照图1，半导体存储器装置10可以包括外围电路20和存储器单元阵列30。

外围电路20可以包括控制存储器单元阵列30的各种电路。在一个实施方式中，外围电路20可以包括电压发生器21、地址解码器23、控制电路25和读/写电路27。