[发明专利]一种在芯片仿真模型上进行软件调试的方法

说明书

本发明提出一种在芯片仿真模型上进行软件调试的方法，在芯片仿真模型所在主机/服务器上对ICE软件的两个调试协议转换线程进行建模，其中一个线程用于接收调试主机的调试命令，另一个线程用于监测芯片状态；两个调试协议转换线程与芯片仿真模型以线程/进程间通信方式进行通信，与调试主机通过基于互联网络的调试通信协议进行通信，芯片仿真模型所在主机/服务器与调试主机通过互联网络进行通信。本发明通过对ICE软件的两个调试协议转换线程进行建模，实现芯片仿真模型与调试主机的通信连接，使得调试人员可以像调试真实芯片一样对芯片仿真模型进行软件调试，便于在执行结果错误时，查找出错点并修正。

技术领域

本发明涉及芯片仿真技术领域，尤其是一种在芯片仿真模型上进行软件调试的方法。

背景技术

现如今，芯片已经在各种电子设备中发挥着重要作用，大部分电子设备的运行都依赖于其内部芯片的实现。芯片实现包括芯片设计和芯片制造两个阶段。芯片设计包括软件设计和逻辑电路设计，软件是芯片的灵魂，用于描述芯片所实现的功能，逻辑电路是实现芯片功能而设计的硬件电路。芯片制造的主要步骤就是依据芯片设计结果进行流片，但是芯片一经流片，其内部逻辑就无法再改变。如果芯片设计阶段出现问题，就只能重新流片，这样一来造成的损失无疑是巨大的。芯片流片的成本非常高，这就对芯片设计提出了更高的要求，确保芯片设计的正确性。为此，在芯片设计过程中，通常通过构建芯片仿真模型对芯片逻辑功能的正确性进行验证。

芯片仿真模型包括软件仿真模型、硬件仿真模型，其中软件仿真模型一般基于systemc等开源框架开发，硬件仿真模型一般以verilog/systemverilog/VHDL语言建立，可以经过后端处理后转化为网表、GDSII版图，是芯片前端设计的具体表示。

可编程芯片是指可以运行软件的芯片，如CPU、DSP、集成有CPU的SOC芯片等。对于可编程芯片，在芯片设计阶段，不论是软件仿真模型，还是硬件仿真模型，均应对芯片上运行的软件行为进行仿真。一般通过软件或EDA工具，将芯片上将要运行的软件加载到芯片仿真模型，再对该软件的运行结果进行仿真，以验证芯片逻辑功能的正确性，是芯片验证最重要的环节之一，是保证可编程芯片逻辑功能正确性的必由之路。

现有技术中，在芯片仿真模型对软件的执行进行仿真时，仅能观察软件的执行结果。当执行结果不符合预期时，难以定位出错位置，这也不符合软件开发人员常规的开发方式。对于比较复杂的软件(如芯片内部固化的加载软件、外设驱动软件、轻量型的嵌入式操作系统)进行仿真时，有必要提供对仿真的软件进行调试的功能。

目前，常规的芯片仿真环境如systemc/systemverilog/verilog，均不能直接支持对芯片上运行软件进行调试。这是因为芯片上运行的软件与芯片的具体架构密切相关，不同的芯片必须以不同的方式对其调试功能进行仿真。

对于真实芯片，一般通过在线仿真器ICE(In-Circuit Emulator)进行调试，该设备通常包括一块FPGA芯片和一块嵌入式CPU芯片。CPU芯片上运行的软件通过USB或网线与调试主机通信，FPGA芯片通过标准JTAG协议对芯片进行控制。芯片内部设计有JTAG控制逻辑，JTAG控制逻辑一方面通过标准JTAG协议与ICE中的FPGA逻辑通信，另一方面通过总线或硬件信号访问芯片内部资源，如寄存器、片上SRAM、外设控制和状态寄存器。

发明内容

针对现有技术不能对芯片仿真模型上运行的软件进行调试的问题，本发明提出一种在芯片仿真模型上进行软件调试的方法。

本发明保护一种在芯片仿真模型上进行软件调试的方法，在芯片仿真模型所在主机/服务器上对ICE软件的两个调试协议转换线程进行建模，其中一个线程用于接收调试主机的调试命令，另一个线程用于监测芯片状态；两个调试协议转换线程与芯片仿真模型以线程/进程间通信方式进行通信，与调试主机通过基于互联网络的调试通信协议进行通信，芯片仿真模型所在主机/服务器与调试主机通过互联网络进行通信。