[发明专利]适用于网络交换芯片ECC功能验证的验证平台及验证方法

说明书

本发明提供一种适用于网络交换芯片ECC功能验证的验证平台及验证方法。该验证平台包括配置信息添加模块，用于在已有验证平台上添加配置信息和错误注入类型信息；错误注入模块，用于根据配置的ECC错误类型，向待测网络交换芯片进行错误注入；错误检查比对模块，用于根据向待测网络交换芯片注入的ECC错误类型提前得出待测网络交换芯片期望的输出结果和中断上报信息，接收待测网络交换芯片实际的输出结果，以及监测待测网络交换芯片实际的中断上报信息；并将期望的输出结果、中断上报信息和实际的输出结果、中断上报信息进行比对。本发明验证效率较高，功能点验证覆盖更全，易于EDA仿真实现。

技术领域

本发明涉及信息技术领域，尤其涉及一种适用于网络交换芯片ECC功能验证的验证平台及验证方法。

背景技术

随着半导体尺寸越来越小，尤其进入纳米尺寸后，电源电压不断减小，工作频率不断提高，使得器件间的节点电容不断减小，存储器在辐射环境中越来越容易受到高能幅射粒子的影响页产生软错误，会造成存储的“0”“1”翻转，导致存储器可靠性降低。为了提升集成电路抗软失效的能力，提高设计可靠性，通常会采用ECC(Error Correction Code，纠错码)设计，实现对软错误的检测与纠正。由于大多数情况只会发生单比特翻转，所以常用的ECC设计码型选用SEC-DED(Single Error Correction and Double Error Detect，纠1位错检2位错编码)。

网络交换芯片在提交投片前都会做充分、完备的功能验证，以保证设计的功能正确性。网络交换芯片通常会采用大量的存储体才能达到高速路由转发的目标，由于纳米工艺下集成电路固有的可靠性问题，先进工艺下的网络交换芯片一般都会采用ECC设计来保证其存储器的高可靠性。在数据写入存储体时，根据ECC算法计算得到校验位，并将校验位写入存储器的地址；当从存储体某个地址读取数据时，进行EDAC(Error Detection andCorrection，错误检测和校正)校验，用于检测并纠正由于硬件存储失效造成的1bit数据错误的情况，以用根据存储体数据出错类型产生对应的中断上报行为。

现有的技术方案重点侧重于研究用于实现纠1检2功能的ECC编解码方案和实现方法，包括扩展Hamming码、Hasio码等改进算法，以及这类ECC算法的高效实现，包括如何以更低成本实现ECC功能，或者以更低时延完成实时检测和错误纠正。当前ECC算法的理论研究和工程实现方法基本成熟。但较少的技术方案涉及芯片设计中ECC功能的验证方法。

FPGA原型验证是一种常用的功能验证方案，但对于ECC功能来说，基于FPGA不便于开展ECC功能验证，主要是不便于实时错误注入或错误注入的成本太高，例如在FPGA原型验证板设计时，通过设计拨码开关可支持错误注入，但验证的ECC功能覆盖有限，且成本较高。

中国专利文献CN106933696A公开了一种ECC功能验证方法，但该文献中直接利用随机函数产生的随机数作为注入的错误个数，由于产生的随机数通常都会大于等于2，因此其错误注入个数在大部分情况下都会超出ECC错误纠正能力，不利于充分验证ECC的纠错功能。

中国专利文献CN107562593A公开了另一种验证内存ECC功能的自动化测试方法与系统，但该专利中提到的自动化测试系统依赖于第三方配置工具模块ipmitool和idk，包括采用idk工具对所述内存进行错误注入，采用Dmidecode工具识别当前服务器插入的内存和位置，采用ipmitool工具识别所述服务器correctable ECC阈值；如果缺少或没有安装该配置工具，则不能满足自动化测试的要求。

发明内容

为克服FPGA原型验证方案存在的ECC功能覆盖有限且成本较高的问题，本发明提供一种适用于网络交换芯片ECC功能验证的验证平台及验证方法，实现在网络交换芯片对ECC功能的完备、充分的验证，具有可操作性强、实现简单、功能覆盖全面等优点。

本发明提供一种适用于网络交换芯片ECC功能验证的验证平台，包括：