[发明专利]一种基于LPC总线的FARM读写电路及其方法在审
申请号: | 202011250117.7 | 申请日: | 2020-11-10 |
公开(公告)号: | CN112416842A | 公开(公告)日: | 2021-02-26 |
发明(设计)人: | 朱洪彪;孙继泽;孟凡石 | 申请(专利权)人: | 沈阳航盛科技有限责任公司 |
主分类号: | G06F13/42 | 分类号: | G06F13/42;G11C11/413 |
代理公司: | 广东良马律师事务所 44395 | 代理人: | 钟有为 |
地址: | 110000 辽*** | 国省代码: | 辽宁;21 |
权利要求书: | 查看更多 | 说明书: | 查看更多 |
摘要: | |||
搜索关键词: | 一种 基于 lpc 总线 farm 读写 电路 及其 方法 | ||
1.一种基于LPC总线的FARM读写电路,它包括:F85266、FARM、CPU和LPC总线,其特征是:
CPU的传输数据包括:数据信号LAD[3:0]、时钟信号PCICLK和控制信号SERIRQ、LDRQ#、LFRAM#和PCIRST#,上述传输数据通过LPC总线与F85266进行通信,F85226协议芯片将LPC总线信号转换成本地ISA总线,本地ISA总线的低18位数据总线通过18bit地址信号、16bit数据信号、读写使能信号和高低字节选择信号对FRAM进行数据读写。
2.一种基于LPC总线的FARM读写电路的读写方法,其特征是:包括以下步骤:
1)CPU将需要写入的数据及目标地址通过LPC数据总线LAD[3:0]发送给协议转换芯片F85226进行数据转换,
2)由于LPC总线只有4位并行总线,因此,F85226将5组LPC总线的数据拼接成一组18bit并行数据,同时,将4组LPC总线的地址数据拼接成一组16bit并行地址;
3)F85226接收完成CPU数据后,将FRAM写相关的控制信号置成有效状态,然后将数据写入到FRAM的目标地址中;
4)FRAM读数据流程:CPU将需要读数据的目标地址通过数据总线LAD[3:0]发送给协议转换芯片F85226进行数据转换;
由于LPC总线只有4位并行总线,因此,F85226需要将4组LPC总线的地址数据拼接成一组16bit并行地址;
5)F85226在接收完成CPU数据后,将FRAM读相关的控制信号置成有效状态,然后根据目标地址将FRAM中数据读出,并将18bit数据拆分成5组4bit数据后通过LPC数据总线LAD[3:0]发送给CPU。
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于沈阳航盛科技有限责任公司,未经沈阳航盛科技有限责任公司许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/pat/books/202011250117.7/1.html,转载请声明来源钻瓜专利网。