[发明专利]低复杂度的多元LDPC码校验节点单元及数字通信设备

说明书

本发明公开了一种低复杂度的多元LDPC码校验节点单元，包括：查找器，用于从dsubgt;c/subgt;个变量节点传递来的一组消息中查找FMS算法定义的四个目标变量节点编号；网格数据生成器，用于基于该组消息和四个目标变量节点编号，通过四个dsubgt;c/subgt;选一的数据选择器以及dsubgt;c/subgt;‑2个三选一的数据选择器，生成网格数据；路径构造器，用于基于网格数据，计算每个变量节点的候选路径的校验值和路径度量值；输出消息生成器，用于基于候选路径的校验值和路径度量值，通过dsubgt;c/subgt;个并串转换器、dsubgt;c/subgt;个加法器、dsubgt;c/subgt;个判决器以及dsubgt;c/subgt;个多选一的数据选择器，生成并输出传递给dsubgt;c/subgt;个变量节点的消息。本发明基于FMS算法在实际数字通信系统上实现了多元LDPC码校验节点。

技术领域

本发明属于数字通信系统的纠错编码技术领域，具体涉及一种低复杂度的多元LDPC码校验节点单元及数字通信设备。

背景技术

多元LDPC(Low Density Parity Check)码是一种定义在有限域上的信道编码。相比于二元LDPC码，多元LDPC码在中短码长上具有更高的编码增益和更强的抗突发错误能力，并且非常适宜与高阶调制方案结合。多元LDPC码可应用于高阶调制、MIMO(Multi-InputMulti-Output，多输入多输出)等高吞吐量传输系统，以及可应用于空间通信等功率受限系统。例如，北斗三号卫星导航系统就采用了多元LDPC码。多元LDPC码的经典译码算法是多元和积算法(q-ary sum-product algorithm，QSPA)，但QSPA的译码复杂度较高，阻碍了多元LDPC码在实际数字通信系统中的应用。

2017年提出的FMS(fixed paths min-sum)算法，是一种基于网格图进行译码的算法；其中，所谓的网格图包括多列由变量节点传递给校验节点的消息，每列消息对应一个变量节点，每个消息为一个数据对，该数据对包括消息的路径度量值和消息对应的有限域元素。FMS算法因其具有较低的计算复杂度、较低的存储复杂度以及较高的并行度，被认为是一种适于在数字通信系统中应用的多元LDPC码的译码算法。

由于译码器的复杂度主要取决于校验节点的更新过程，故如果能够基于FMS算法实现译码器校验节点的相应功能，则多元LDPC码在实际的数字通信系统中将更实用。

然而，目前对于如何基于FMS算法在实际数字通信系统上实现多元LDPC码校验节点，尚没有切实可行的方案。

发明内容

为了基于FMS算法在实际数字通信系统上实现多元LDPC码校验节点，本发明提供了一种低复杂度的多元LDPC码校验节点单元。

本发明要解决的技术问题通过以下技术方案实现：

第一方面，本发明提供了一种低复杂度的多元LDPC码校验节点单元，包括：查找器、网格数据生成器、路径构造器以及输出消息生成器；其中，

所述查找器，用于通过两个最小次小查找器，从d_c个变量节点传递来的一组消息中查找FMS算法定义的四个目标变量节点编号；其中，每个所述变量节点均向所述查找器传递来n_m个消息；

所述网格数据生成器，用于基于所述一组消息和所述四个目标变量节点编号，通过四个d_c选一的数据选择器以及d_c-2个三选一的数据选择器，生成符合FMS算法定义的包含d_c+2列消息的网格数据；其中，每个所述数据选择器对应输出所述网格数据中的一列消息；

所述路径构造器，用于基于所述网格数据，计算每个所述变量节点的候选路径的校验值和路径度量值；