[发明专利]一种芯片及其芯片内部信号的监测系统

权利要求书

1.一种芯片内部信号的监测系统，其特征在于，包括：1个芯片顶层MUX，y个子系统级MUX，以及y*y个模块级MUX；

所述芯片顶层MUX中包括x个顶层MUX单元，x个顶层MUX单元的输出作为所述芯片顶层MUX的输出并连接至芯片的外部引脚；每个顶层MUX单元具有y个输入bit和1个输出bit，并允许从输入的y个bit中任意选取1个bit进行输出；

针对每一个顶层MUX单元，该顶层MUX单元的y个输入bit分别与y个子系统级MUX单元的1个输出bit连接，并且，这y个子系统级MUX单元分别位于y个不同的子系统级MUX中，任意1个子系统级MUX单元的输出bit均具有该输出bit唯一对应连接的1个顶层MUX单元的1个输入bit；

每个子系统级MUX与对应的y个模块级MUX连接，每个子系统级MUX中包括x个子系统级MUX单元，每个子系统级MUX中的x个子系统级MUX单元的输出作为该子系统级MUX的输出；每个子系统级MUX单元具有y个输入bit和1个输出bit，并允许从输入的y个bit中任意选取1个bit进行输出；

针对每一个子系统级MUX单元，该子系统级MUX单元的y个输入bit分别与y个模块级MUX单元的1个输出bit连接，并且，这y个模块级MUX单元分别位于y个不同的模块级MUX中，任意1个模块级MUX单元的输出bit均具有该输出bit唯一对应连接的1个子系统级MUX单元的1个输入bit；

每个模块级MUX与该模块级MUX对应的监测模块进行全连接，每个模块级MUX中包括x个模块级MUX单元，每个模块级MUX单元具有k个输入bit和1个输出bit，并允许从输入的k个bit的监测信号中任意选取1个bit进行输出；x，y，k均为正整数。

2.根据权利要求1所述的芯片内部信号的监测系统，其特征在于，还包括：

与所述芯片顶层MUX的输出连接，用于进行分频的可编程分配器。

3.根据权利要求1所述的芯片内部信号的监测系统，其特征在于，x个顶层MUX单元依次编号为第0顶层MUX单元至第15顶层MUX单元，每个子系统级MUX中的x个子系统级MUX单元依次编号为该子系统级MUX中的第0子系统级MUX单元至第15子系统级MUX单元；

任意子系统级MUX中的第i子系统级MUX单元的输出均与第i顶层MUX单元连接。

4.根据权利要求3所述的芯片内部信号的监测系统，其特征在于，每个模块级MUX中的x个模块级MUX单元依次编号为该模块级MUX中的第0模块级MUX单元至第15模块级MUX单元；

针对任意1个子系统级MUX所对应的y个模块级MUX，这y个模块级MUX中的任意1个模块级MUX中的第i模块级MUX单元的输出均与该子系统级MUX中的第i子系统级MUX单元连接。

5.根据权利要求1所述的芯片内部信号的监测系统，其特征在于，y的取值为32。

6.根据权利要求1所述的芯片内部信号的监测系统，其特征在于，x的取值为16。

7.根据权利要求1所述的芯片内部信号的监测系统，其特征在于，k的取值为256。

8.一种芯片，其特征在于，包括如权利要求1至7任一项所述的芯片内部信号的监测系统。