[发明专利]半导体结构

说明书

本公开实施例提供一种半导体结构。其包括第一层间介电结构、导电接点、导电线路、导电盖层、第二层间介电结构、一对气隙及介电盖层。第一层间介电结构位于基板上，导电接点直接位于基板之上与第一层间介电结构之中，导电线路直接位于导电接点上，导电盖层位于导电线路上，使该导电盖层沿着导电线路的上表面连续延伸。第二层间介电结构位于导电盖层上。第二层间介电结构沿着导电线路的两侧，一对气隙位于第二层间介电结构中。导电线路在一对气隙之间横向分开。介电盖层沿着导电盖层的上表面。介电盖层在一对气隙之间横向分开，并横向偏离第一层间介电结构的上表面。

技术领域

本发明实施例涉及含有盖结构的内连线结构，且盖结构具有沿着导电线路的上表面的介电盖层与导电盖层。

背景技术

随着半导体集成电路的尺寸与结构缩小，形成集成电路的单元密度增加且单元之间的空间减少。空间缩小受限于光刻的光绕射、光掩模对准、隔离以及装置效能等因素。随着任意两个相邻的导电结构之间的距离减少，造成电容增加，其将增加能耗与时间延迟。

为了减少寄生电容并对应地改善装置效能，集成电路设计者采用低介电常数的介电层。一种低介电常数的介电层的形成方法可为以杂质掺杂氧化硅。举例来说，纯氧化硅的介电常数为3.9，而氟化的氧化硅玻璃如掺杂氟的氧化硅的介电常数为3.5。此外，掺杂碳的氧化硅的介电常数可进一步降低至约3.0。另一种低介电常数的材料的形成方法为产生大空洞或孔洞于介电层中。空洞的介电常数近似1，因此可增加材料孔隙率以降低孔洞材料的介电常数。大孔洞亦可视作气隙，其可提供极低的介电常数层于两个导电结构之间。

发明内容

本发明实施例的目的在于提供一种半导体结构包括，以解决上述至少一个问题。

本发明多种实施例提供的半导体结构包括：第一层间介电结构，位于基板上；导电接点，直接位于基板之上与第一层间介电结构之中；导电线路，直接位于导电接点上；导电盖层，位于导电线路上，其中导电盖层沿着导电线路的上表面连续延伸；第二层间介电结构，位于导电盖层上，其中第二层间介电结构沿着导电线路的两侧；一对气隙，位于第二层间介电结构中，其中导电线路在一对气隙之间横向分开；以及介电盖层，沿着导电盖层的上表面，其中介电盖层在一对气隙之间横向分开，其中介电盖层横向偏离第一层间介电结构的上表面，其中介电盖层的下表面垂直对准第一层间介电结构的上表面。

本发明多种实施例提供的集成芯片包括：内连线介电结构，位于基板上；多个导电接点，位于基板之上与内连线介电结构之中；多个导电线路，直接位于导电接点之上与内连线介电结构之中，其中导电线路与导电接点分别包含导电主体与横向围绕导电主体的导电衬垫层；导电盖层，沿着每一导电线路的上表面；多个气隙，位于内连线介电结构中，其中气隙在导电线路中的相邻的导电线路之间横向分开，其中气隙的上表面高于导电盖层的上表面；以及介电盖层，沿着导电盖层的上表面，使介电盖层位于每一导电线路上，其中介电盖层的厚度在朝向气隙的方向中，分别自导电线路的第一侧壁减少至导电线路的第二侧壁，其中介电盖层的侧壁对准导电盖层的侧壁，且其中介电盖层直接接触导电盖层。

本发明多种实施例提供的半导体装置的形成方法，包括：形成第一层间介电结构于基板上；形成多个导电接点于第一层间介电结构中；形成多个导电线路于第一层间介电结构之中与多个导电接点之上；沿着每一导电线路的上表面形成导电盖层；选择性沉积介电盖层于导电盖层上，使介电盖层横向偏离第一层间介电结构的上表面，其中介电盖层的厚度大于导电盖层的厚度；形成蚀刻停止层于介电盖层上，使蚀刻停止层自第一层间介电结构的上表面沿着介电盖层的侧壁延伸至介电盖层的上表面；图案化蚀刻停止层与第一层间介电结构，以定义多个开口横向地位于导电线路中的相邻导电线路之间；沿着导电线路的侧壁与蚀刻停止层的上表面形成上侧介电层，使上侧介电层衬垫开口；以及形成第二层间介电结构于导电线路上，使第二层间介电结构包括多个气隙，且气隙在导电线路中的相邻导电线路之间横向分开，其中第二层间介电结构的下表面低于第一层间介电结构的上表面，且其中第二层间介电结构的形成方式使气隙位于开口中。

附图说明