[发明专利]芯片安全监测和自毁执行系统、方法及存储介质

权利要求书

1.一种芯片安全监测和自毁执行系统，其特征在于，包括：自毁监测模块和自毁指令执行模块；

所述自毁监测模块包括上电监测单元、封装监测单元、自毁指令启动单元；

所述上电监测单元用于监测被保护芯片的工作状态，实时采集被保护芯片的工作参数；并将采集到的工作参数发送至自毁指令启动单元；

所述封装监测单元用于对被保护芯片的工作环境进行实时监测，实时采集被保护芯片的环境参数，并将采集到的环境参数发送至自毁指令启动单元；所述封装监测单元采用外接电阻、第一PMOS管和第一NMOS管；所述外接电阻一端连接芯片封装层的金属网，另一端连接系统电源；所述第一PMOS管的源极连接第一NMOS管漏极，且同时连接自毁指令启动单元的输入端；所述第一NMOS管的源极接地；第一PMOS管的漏极连接系统电源；所述第一PMOS管的栅极和第一NMOS管的栅极均连接金属网；

所述自毁指令启动单元，根据收到的工作参数和环境参数，利用预设算法进行分析，根据计算结果判断被保护芯片是否处于危险状态，如果是，则发送自毁启动指令至自毁指令执行模块；如果否，则继续监测；

所述自毁指令执行模块包括自毁指令执行单元和高能膜，所述自毁指令执行单元根据接收到自毁指令，立即执行自毁操作，点燃高能膜，实现芯片自毁。

2.根据权利要求1所述的芯片安全监测和自毁执行系统，其特征在于，所述上电监测单元按照预设上电时序对被保护芯片进行上电监测；所述预设上电时序为上电，维持时长T1，断电，维持时长T2，再次上电；其中，T1和T2大于零。

3.根据权利要求1所述的芯片安全监测和自毁执行系统，其特征在于，所述上电监测单元包括单刀双掷开关和第一电容；所述单刀双掷开关的固定端连接被保护芯片的电源输入端，单刀双掷开关的自由端的两个触点分别连接接地端和系统电源；所述第一电容一端接地另一端连接被保护芯片的电源输入端。

4.根据权利要求1所述的芯片安全监测和自毁执行系统，其特征在于，

所述自毁执行单元包括由第二NMOS和第二PMOS组成开关电路和超级电容；所述超级电容的一端连接开关电路的一个输出端，另一端接地；所述高能膜一端连接开关电路的另一个输出端，另一端接地。

5.根据权利要求1所述的芯片安全监测和自毁执行系统，其特征在于，所述高能膜采用由AI和Ni溅射而成的纳米膜。

6.根据权利要求1所述的芯片安全监测和自毁执行系统，其特征在于，所述高能膜两端分别设有探针。

7.一种芯片安全监测和自毁执行方法，基于上述权利要求1-6中任意

一项所述的芯片安全监测和自毁执行系统，进行实施，其特征在于，包括如下步骤：

S1、对被保护芯片进行上电监测和环境监测，实时采集被保护芯片的工作参数和环境参数；

S2、将采集到的工作参数环境参数利用预设算法进行分析，根据计算结果判断被保护芯片是否处于危险状态，如果是，则发送自毁启动指令至自毁指令执行模块；如果否，则继续监测；

S3、根据接收到自毁指令，立即执行自毁操作，点燃高能膜，实现芯片自毁。

8.根据权利要求7所述的芯片安全监测和自毁执行方法，其特征在于，

在S1中，对被保护芯片进行上电监测时，按照预设上电时序对被保护芯片进行上电监测；所述预设上电时序为上电、维持时长T1、断电、维持时长T2、再次上电；其中，T1和T2大于零。

9.一种存储介质，所述存储介质存储有计算机程序，所述计算机程序用于执行上述权利要求7-8任一所述的芯片安全监测和自毁执行方法。