[发明专利]半导体器件及其制造方法

说明书

提供了半导体器件及其制造方法，其中，利用集成扇出工艺将多个集成无源器件集成在一起，以形成具有更小覆盖区的更大器件。在具体实施例中，多个集成无源器件是电容器，一旦堆叠在一起，可以用来提供比可以获得类似覆盖区的任何单个无源器件更大的总电容。

技术领域

本申请的实施例涉及半导体器件及其制造方法。

背景技术

由于各个电子组件(例如，晶体管、二极管、电阻器、电容器等)的集成密度的不断提高，半导体工业经历了快速增长。大多数情况下，集成密度的改进来自最小部件尺寸的迭代减小，从而可以将更多组件集成至给定区域中。随着对缩小电子器件的需求的增长，已经出现了对更小且更具创造性的半导体管芯封装技术的需求。这种封装系统的实例是叠层封装(PoP)技术。在PoP器件中，顶部半导体封装件堆叠在底部半导体封装件的顶部，以提供高水平的集成度和组件密度。PoP技术通常可以在印刷电路板(PCB)上生产具有增强的功能和小的覆盖区的半导体器件。

发明内容

本申请的实施例提供了一种半导体器件，包括：第一集成无源器件(IPD)；第一模塑料，密封所述第一集成无源器件；再分布结构，位于所述第一集成无源器件上方并且电连接至所述第一集成无源器件；第二集成无源器件，位于所述再分布结构的与所述第一集成无源器件相对的侧上，其中，所述第二集成无源器件通过所述再分布结构电连接至所述第一集成无源器件；以及第二模塑料，密封所述第二集成无源器件。

本申请的另一些实施例提供了一种半导体器件，包括：第一再分布结构；第一功能管芯，接合至所述第一再分布结构；以及第一集成无源器件堆叠件，接合至所述第一再分布结构，所述第一集成无源器件堆叠件包括：第二再分布结构；第一集成无源器件，位于所述第二再分布结构上方；第三再分布结构，位于所述第一集成无源器件上方，所述第三再分布结构通过第一通孔连接至所述第二再分布结构；以及第二集成无源器件，位于所述第三再分布结构上方。

本申请的又一些实施例提供了一种制造半导体器件的方法，所述方法包括：在载体晶圆上方形成第一再分布结构；在所述第一再分布结构上方形成通孔；将第一集成无源器件放置在与所述通孔相邻的所述第一再分布结构上；用密封剂密封所述第一集成无源器件和所述通孔；在所述密封剂上方形成与所述通孔电连接的第二再分布结构；以及将第二集成无源器件放置在所述第二再分布结构上并且与所述通孔电连接。

附图说明

当结合附图进行阅读时，从以下详细描述可最佳理解本发明的各个方面。应该指出，根据工业中的标准实践，各个部件未按比例绘制。实际上，为了清楚的讨论，各个部件的尺寸可以任意地增大或减小。

图1示出了根据一些实施例的再分布结构的形成。

图2A至图2C示出了根据一些实施例的第一集成无源器件的放置。

图3示出了根据一些实施例的第一集成无源器件的密封。

图4示出了根据一些实施例的另一再分布结构的形成。

图5A至图5B示出了根据一些实施例的集成无源器件堆叠件的形成。

图6示出了根据一些实施例的集成无源器件堆叠件在另一再分布结构上的布置。

图7示出了根据一些实施例的再分布结构至衬底的连接。

图8示出了根据一些实施例的使用面对背配置的集成无源器件堆叠件。

图9A至图9C示出了根据一些实施例的多连接通孔。

图10A至图10B示出了根据一些实施例的三层集成无源器件堆叠件。

图11示出了根据一些实施例的五层集成无源器件堆叠件。

图12示出了根据一些实施例的集成无源器件堆叠件的顶视图。

具体实施方式