[发明专利]半导体工艺和半导体结构

权利要求书

1.一种半导体工艺，其特征在于，包括：

在衬底上形成交替的层叠结构，所述层叠结构包括交替设置的牺牲层和第一绝缘介质层；

形成垂直贯穿所述层叠结构插入所述衬底的沟道结构和虚拟沟道结构；

在所述沟道结构和所述虚拟沟道结构的底部形成外延层；

在所述沟道结构和所述虚拟沟道结构内形成至少覆盖所述外延层的功能层；

去除所述虚拟沟道结构的顶部位置的部分所述层叠结构；

用第一保护层填充去除的所述层叠结构的部分；

刻蚀填充第一保护层后的所述层叠结构，以至少部分去除所述沟道结构底部的所述功能层；

去除所述第一保护层。

2.根据权利要求1所述的半导体工艺，其特征在于，在衬底上形成交替的层叠结构，包括：

在所述衬底上依次形成多个子层叠结构，各所述子层叠结构包括交替设置的所述牺牲层和所述第一绝缘介质层，多个所述子层叠结构形成所述层叠结构，

形成垂直贯穿所述层叠结构插入所述衬底的沟道结构和虚拟沟道结构，包括：

在所述子层叠结构中形成子沟道结构和子虚拟沟道结构，相邻的两个所述子层叠结构中的子虚拟沟道结构连通，相邻的两个所述子层叠结构中的子沟道结构连通，多个所述子沟道结构形成所述沟道结构，多个所述子虚拟沟道结构形成所述虚拟沟道结构。

3.根据权利要求1所述的半导体工艺，其特征在于，去除所述虚拟沟道结构的顶部位置的部分所述层叠结构，包括：

在所述层叠结构上形成掩膜结构，所述掩膜结构盖设在所述沟道结构和所述虚拟沟道结构的上方，位于所述沟道结构上方的所述掩膜结构的厚度大于所述虚拟沟道结构上方的掩膜结构的厚度；

去除位于所述虚拟沟道结构上方的所述掩膜结构和所述虚拟沟道结构两侧的部分所述层叠结构。

4.根据权利要求3所述的半导体工艺，其特征在于，在所述层叠结构上形成掩膜结构，包括：

在所述层叠结构上形成盖层，所述盖层盖设在所述沟道结构和所述虚拟沟道结构的上方，所述盖层的远离所述层叠结构的表面为平整表面；

在所述沟道结构上方的所述盖层的裸露表面上形成光刻胶部，所述盖层与所述光刻胶部形成所述掩膜结构。

5.根据权利要求4所述的半导体工艺，其特征在于，在所述层叠结构上形成盖层，包括：

在所述层叠结构上设置硬掩膜层；

在所述硬掩膜层的裸露表面上设置抗反射层，所述硬掩膜层和所述抗反射层形成所述盖层。

6.根据权利要求5所述的半导体工艺，其特征在于，所述硬掩膜层的材料包括Kodiak，所述抗反射层包括SiON。

7.根据权利要求1至6中任一项所述的半导体工艺，其特征在于，用第一保护层填充去除的所述层叠结构的部分，包括：

在剩余的所述层叠结构上形成保护结构，所述保护结构盖设在所述沟道结构和所述虚拟沟道结构的上方，且位于所述沟道结构上方的所述保护结构高于位于所述虚拟沟道结构上方的所述保护结构；

对所述保护结构平坦化处理，去除位于所述沟道结构上方的所述保护结构，剩余的所述保护结构形成所述第一保护层。

8.根据权利要求7所述的半导体工艺，其特征在于，所述保护结构的材料包括Kodiak和/或氧化硅。

9.根据权利要求1至6中任一项所述的半导体工艺，其特征在于，刻蚀填充第一保护层后的所述层叠结构以至少部分去除所述沟道结构底部的所述功能层，包括：

刻蚀去除位于所述沟道结构底部上的部分所述功能层，直到所述沟道结构中的外延层的部分表面裸露。

10.根据权利要求1所述的半导体工艺，其特征在于，在去除所述第一保护层之后，所述半导体工艺还包括：

在剩余的所述沟道结构内以及所述虚拟沟道结构内形成沟道层和介电填充层，所述沟道层环绕所述介电填充层。