[发明专利]半导体器件

说明书

本公开涉及一种半导体器件。该半导体器件包括：半导体衬底；形成在半导体衬底上的第一沟槽电极和第二沟槽电极；第一导电类型的浮置层，该浮置层围绕第一沟槽电极与第二沟槽电极而形成；第二导电类型的浮置分离层，该浮置分离层形成在第一沟槽电极与第二沟槽电极之间并且与第一导电类型的浮置层接触；以及浮置层控制栅极，该浮置层控制栅极设置在第二导电类型的浮置分离层上。

相关申请的交叉引用

于2019年11月18日提交的日本专利申请No.2019-207941的公开内容，包括说明书、附图和摘要，通过整体引用并入本文。

技术领域

本申请涉及一种半导体器件及其制造方法，并且特别地涉及一种具有绝缘栅极双极晶体管(IGBT)的半导体器件。

背景技术

沟槽栅极型IGBT被广泛用作具有低导通电阻(即低正向饱和电压Vce(sat))的IGBT。并且，已经开发出利用IE(注入增强)效应的IE型IGBT，以减小沟槽栅极型IGBT在导通状态下的导通电阻和导通电压。在IE型IGBT中，有源单元和无源单元(也被称为浮置层)交替布置。通过设置浮置层，当IGBT处于导通状态时，空穴不太可能从发射极电极被放电，并且在漂移层中累积的载流子(空穴)的浓度可以增加。

专利文献1公开了一种IGBT结构，其中有源单元区域和无源单元区域在X轴方向上交替布置。在有源单元区域中，布置有具有发射极区域的有源部分和具有本体接触部分的无源部分。利用这种结构，可以减少载流子(空穴)的放电路径，改善了IGBT在导通时的开关损耗。

专利文献2公开了一种IGBT，其中有源单元区域和无源单元区域在X轴方向上交替布置。此外，在有源单元区域中，在Y轴方向上布置具有本体接触件的混合单元区域、n型分离区域、没有本体接触件的浮置区域。利用这种结构，可以减小载流子(空穴)的放电路径，并且改善了IGBT在导通时的开关损耗。

[现有技术文献]

[专利文献]

[专利文献1]日本未审查专利申请公开No.2013-258190

[专利文献2]日本未审查专利申请公开No.2019-102759

发明内容

专利文献1和2中描述的技术实现了增强的IE效果(即载流子(空穴)存储能力)。但是，随着载流子累积量的增加，关断时的开关损耗(Eoff)增加。需要同时实现IE效果的改善和Eoff的降低。

根据说明书和附图的描述，其他目的和新颖特征将变得清楚。

解决问题的手段

根据实施例的一种半导体器件包括：半导体衬底；形成在半导体衬底中的第一沟槽电极与第二沟槽电极；第一导电类型的浮置层，围绕第一沟槽电极和第二沟槽电极而形成；第二导电类型的浮置分离层，形成在第一沟槽电极与第二沟槽电极之间、并且与第一导电类型的浮置层接触；以及浮置层控制栅极，该浮置层控制栅极设置在第二导电类型的浮置分离层上方。

在根据实施例的半导体器件中，在IGBT中，实现了改善的IE效果和减小的关断时的开关损耗(Eoff)。

附图说明

图1是根据第一实施例的半导体芯片的平面图；

图2A是根据第一实施例的半导体芯片的平面图；

图2B是根据第一实施例的半导体芯片的截面图；

图3是根据第一实施例的半导体芯片的截面图；

图4是根据第一实施例的半导体芯片的截面图；

图5是用于说明根据第一实施例的半导体芯片的操作的图；