[发明专利]在串联连接的电子装置之间提前发送完成的计算系统

说明书

一种计算系统包括：主机；第一电子装置，其包括存储器和加速器；以及第二电子装置，其包括直接存储器访问(DMA)引擎。基于通过第一电子装置从主机发送的命令，DMA引擎将数据和命令的完成信息发送到第一电子装置。存储器包括存储数据的数据缓冲器以及存储完成信息的完成队列缓冲器。加速器对数据执行计算。DMA引擎将数据发送到第一电子装置，然后将完成信息发送到第一电子装置。

相关申请的交叉引用

本申请要求2020年1月20日提交于韩国知识产权局的韩国专利申请No.10-2020-0007182的优先权，其公开内容整体以引用方式并入本文中。

技术领域

本文所描述的本公开的实施例涉及计算系统，更具体地，涉及一种在串联连接的电子装置之间提前发送完成的计算系统。

背景技术

在计算系统中，多个电子装置可互连并彼此通信。计算系统的总线可将计算系统的多个电子装置互连。多个电子装置可串联或顺序连接。串联连接的电子装置可与计算系统的主机通信。

多个电子装置当中与端点装置对应的电子装置可通过至少一个或更多个电子装置与主机通信。由于放置在端点装置与主机之间的至少一个或更多个电子装置的延迟，端点装置与主机之间的通信速度可变慢。具体地，在端点装置是高速电子装置的情况下，延迟可能变得更严重。

发明内容

本公开的实施例提供一种在串联连接的电子装置之间提前发送完成信号的计算系统。

根据示例性实施例，一种计算系统包括：主机；第一电子装置，其包括存储器和加速器；以及第二电子装置，其包括直接存储器访问(DMA)引擎。基于通过第一电子装置从主机发送的命令，DMA引擎将数据和命令的完成信息发送到第一电子装置。存储器包括存储数据的数据缓冲器以及存储完成信息的完成队列缓冲器。加速器对数据执行计算。DMA引擎将数据发送到第一电子装置，然后将完成信息发送到第一电子装置。

根据示例性实施例，一种计算系统包括：主机；第一电子装置，其与主机通信；以及第二电子装置，其通过第一电子装置与主机通信。第一电子装置包括存储器，其包括从第二电子装置接收数据的数据缓冲器。第二电子装置通过第一电子装置从主机接收命令。第一电子装置还包括：(1)完成队列缓冲器，其从第二电子装置接收关于命令的完成信息；(2)加速器，其对存储在存储器中的数据执行计算；以及(3)接口电路，当加速器完全执行计算时将存储在完成队列缓冲器中的完成信息发送到主机。

根据示例性实施例，一种计算系统包括：主机，其管理其中写有命令的主机存储器缓冲器的提交队列以及其中写有关于命令的完成信息的主机存储器缓冲器的完成队列。计算系统还包括第一电子装置，其包括存储器和加速器。存储器包括存储由命令请求的数据的数据缓冲器以及存储完成信息的完成队列缓冲器。加速器对数据执行计算。计算系统还包括第二电子装置，其通过第一电子装置获取命令并基于该命令将数据和完成信息发送到第一电子装置。

附图说明

通过参照附图详细描述其示例性实施例，本公开的以上和其它目的和特征将变得显而易见。

图1示出根据本公开的示例性实施例的计算系统的框图。

图2详细示出图1的计算系统的框图。

图3示出图1的计算系统的框图。

图4示出图3的计算系统的操作时序。

图5示出图1的计算系统的框图。

图6示出图5的计算系统的操作时序。

图7示出图5的计算系统的操作方法。

图8示出图1的计算系统的框图。

图9示出图8的计算系统的操作时序。

图10示出图8的计算系统的操作方法。