[发明专利]一种基于SCL实时高电平脉宽的I2C从机电路

权利要求书

1.一种基于SCL实时高电平脉宽的I2C从机电路，包括同步及判断电路模块和I2C从机状态机模块，其特征在于，所述同步及判断电路模块和I2C从机状态机模块之间设置有检测SCL实时高电平脉宽及预测SCL下降沿时刻功能模块，所述检测SCL实时高电平脉宽及预测SCL下降沿时刻功能模块能够预测SCL下降沿位置,并将预测出的SCL下降沿位置通知I2C从机状态机模块。

2.如权利要求1所述的基于SCL实时高电平脉宽的I2C从机电路，其特征在于，所述检测SCL实时高电平脉宽及预测SCL下降沿时刻功能模块包括SCL实时高电平脉宽计数模块、SCL有效高电平脉宽期间判断模块、SCL高电平脉宽周期数判断及缓存模块和预测SCL下降沿时刻模块。

3.如权利要求2所述的基于SCL实时高电平脉宽的I2C从机电路，其特征在于，所述SCL实时高电平脉宽计数模块实时计数SCL每个高电平脉宽所需的工作时钟周期，所述SCL实时高电平脉宽计数模块在每个工作时钟上升沿的工作逻辑为：

逻辑S1-1:当检测到SCL时钟上升沿后，寄存器i2c_scl_period_cnt清零；

逻辑S1-2:当逻辑S1-1中没有检测到SCL时钟上升沿时，寄存器i2c_scl_period_cnt自动加1。

4.如权利要求2所述的基于SCL实时高电平脉宽的I2C从机电路，其特征在于，所述SCL有效高电平脉宽期间判断模块识别I2C数据传输区间，所述SCL有效高电平脉宽期间判断模块在每个工作时钟上升沿的工作逻辑为：

逻辑S2-1：当检测到i2c_stop和i2c_start时，寄存器i2c_scl_period_start清零；

逻辑S2-2：当没有检测到i2c_stop和i2c_start时，且检测到SCL上升沿时，寄存器i2c_scl_period_start置高；当检测到SCL下降沿时，寄存器i2c_scl_period_start清零；

逻辑S2-3：当没有检测到i2c_stop和i2c_start时，且没有检测到SCL上升沿或下降沿时，寄存器i2c_scl_period_start保持原值。

5.如权利要求2所述的基于SCL实时高电平脉宽的I2C从机电路，其特征在于，所述SCL高电平脉宽周期数判断及缓存模块根据SCL实时高电平脉宽计数模块、SCL有效高电平脉宽期间判断模块计数结果，计算出本次I2C全部传输周期内平均SCL高电平脉宽周期数，所述SCL高电平脉宽周期数判断及缓存模块在每个工作时钟上升沿的工作逻辑为：

逻辑S3-1：当检测到i2c_stop和i2c_start时，寄存器i2c_scl_period清零；

逻辑S3-2-1：当没有检测到i2c_stop和i2c_start时，且检测到SCL下降沿与寄存器i2c_scl_period_start为高时，如果寄存器i2c_scl_period当前值为0时，直接将寄存器i2c_scl_period_cnt赋值给寄存器i2c_scl_period；

逻辑S3-2-2：当没有检测到i2c_stop和i2c_start时，且检测到SCL下降沿与寄存器i2c_scl_period_start为高时，如果寄存器i2c_scl_period当前值不为0时，当寄存器i2c_scl_period当前值比寄存器i2c_scl_period_cnt值大的话，寄存器i2c_scl_period减1；当寄存器i2c_scl_period当前值比寄存器i2c_scl_period_cnt值小的话，寄存器i2c_scl_period加1；当上述两个条件都不成立时，寄存器i2c_scl_period保持原值；

逻辑S3-3：当没有检测到i2c_stop和i2c_start时，且没有检测到SCL下降沿与寄存器i2c_scl_period_start为高时，寄存器i2c_scl_period保持原值。