[发明专利]三维半导体存储器件及其制造方法

权利要求书

1.一种三维半导体存储器件，包括：

基板，包括单元阵列区和连接区；

下层叠结构，包括竖直地层叠在所述基板上的多个下电极，所述下层叠结构包括在所述连接区上在第一方向上延伸的第一阶梯结构以及在所述连接区上在第二方向上延伸的第二阶梯结构，所述第二方向基本上垂直于所述第一方向；以及

多个中间层叠结构，竖直地层叠在所述下层叠结构上，所述多个中间层叠结构的每个包括竖直地层叠在所述基板上的多个中间电极，所述多个中间层叠结构的每个包括在所述连接区上在所述第二方向上延伸的第三阶梯结构，

其中所述第一阶梯结构的斜坡相对于所述基板的顶表面具有第一倾斜角，

其中所述第二阶梯结构的斜坡相对于所述基板的所述顶表面具有第二倾斜角，

其中所述多个中间层叠结构包括在所述连接区上在所述第一方向上延伸的第四阶梯结构，所述第四阶梯结构的斜坡相对于所述基板的所述顶表面具有第三倾斜角，以及

其中所述第三倾斜角不同于所述第一倾斜角，所述第二倾斜角基本上等于所述第一倾斜角。

2.根据权利要求1所述的三维半导体存储器件，其中所述多个下电极的每个包括通过所述多个下电极中的紧接着设置在其上的一个下电极暴露的下焊盘区，

其中所述多个中间电极的每个包括通过所述多个中间电极中的紧接着设置在其上的一个中间电极暴露的中间焊盘区，以及

其中所述下焊盘区中的一个下焊盘区在所述第一方向上的长度大于所述中间焊盘区中的一个中间焊盘区在所述第一方向上的长度。

3.根据权利要求2所述的三维半导体存储器件，其中所述中间焊盘区的表面面积基本上彼此相等，以及

其中所述多个中间层叠结构的每个的所述中间焊盘区在平面图中在所述第二方向上布置。

4.根据权利要求2所述的三维半导体存储器件，其中所述下焊盘区的表面面积随着从所述基板起的竖直距离增加而减小。

5.根据权利要求1所述的三维半导体存储器件，其中所述多个下电极的每个和所述多个中间电极的每个包括：

在所述单元阵列区上在所述第一方向上延伸的多个电极部分，所述多个电极部分在所述第二方向上彼此间隔开；

电极连接部分，在所述连接区上在所述第二方向上延伸以使所述多个电极部分水平地彼此连接；以及

多个延伸部分，在所述第一方向上从所述电极连接部分延伸到所述连接区上，所述多个延伸部分在所述第二方向上彼此间隔开。

6.根据权利要求1所述的三维半导体存储器件，还包括：

上层叠结构，设置在所述多个中间层叠结构中的最上面的一个中间层叠结构上，

其中所述上层叠结构包括竖直地层叠在所述多个中间层叠结构中的最上面的一个中间层叠结构上的多个上电极，以及

其中所述上层叠结构包括在所述连接区上在所述第一方向上延伸的第五阶梯结构。

7.根据权利要求6所述的三维半导体存储器件，还包括：

上虚设层叠结构，与所述上层叠结构水平地间隔开并且设置在所述连接区上，

其中所述上虚设层叠结构包括竖直地层叠的多个上虚设电极，以及

其中所述多个上虚设电极包括与所述多个中间层叠结构中的最上面的一个中间层叠结构的侧壁基本上竖直地对准的侧壁。

8.根据权利要求7所述的三维半导体存储器件，其中所述多个上虚设电极具有在所述第一方向上的相应长度和在所述第二方向上的相应宽度，以及

其中所述多个上虚设电极的所述长度和所述宽度随着从所述基板起的竖直距离增加而减小。

9.根据权利要求1所述的三维半导体存储器件，还包括：

多个垂直沟道，在所述单元阵列区上竖直地延伸穿过所述多个中间层叠结构和所述下层叠结构；以及

数据存储层，设置在所述多个垂直沟道的每个与所述多个下电极之间以及在所述多个垂直沟道的每个与所述多个中间电极之间。