[发明专利]可由外部信号直接启动输出的处理器

权利要求书

1.一种可由外部信号直接启动输出的处理器，其特征在于，其包括：

输入单元；

输出单元；

第一计时计数控制模块，与所述输入单元以及所述输出单元电性连接，

缓存器，与所述第一计时计数控制模块电性连接；以及

内部核心逻辑区块，与所述缓存器电性连接；

其中，由所述输入单元取得触发信号，所述第一计时计数控制模块根据所述触发信号控制所述输出单元输出可编程脉冲信号，

其中，所述处理器不以内部核心逻辑区块来控制所述输出单元输出所述可编程脉冲信号。

2.根据权利要求1所述之处理器，其特征在于，所述处理器更包括：

第二计时计数控制模块，其与所述第一计时计数控制模块以及所述输出单元电性连接，并配置于所述第一计时计数控制模块以及所述输出单元之间；以及

第二缓存器，与所述第二计时计数控制模块以及所述内部核心逻辑区块电性连接，并配置于所述第二计时计数控制模块以及所述内部核心逻辑区块之间。

3.根据权利要求1所述之处理器，其特征在于，所述计时计数控制模块更包括：

正反器，其具有时钟输入端、输出端以及重置端，所述时钟输入端接收所述触发信号，所述输出端输出闩锁信号，所述重置端接收重置信号；

第一逻辑门，其具有第一输入端、第二输入端以及输出端，所述第一输入端接收溢位信号，所述第二输入端与所述正反器的所述输出端电性连接并接收所述闩锁信号，所述第一逻辑门的所述输出端输出所述可编程脉冲信号；

第二逻辑门，其具有第一输入端、第二输入端以及输出端，所述第二逻辑门的所述第一输入端接收内部时钟信号，所述第二逻辑门的所述第二输入端与所述第一逻辑门的所述输入端电性连接并接收所述可编程脉冲信号，所述第二逻辑门的所述输出端输出门控时钟信号；以及

计时计数单元，与所述第一逻辑门的所述第一输入端电性连接，并与所述第二逻辑门的所述输出端电性连接。

4.根据权利要求3所述之处理器，其特征在于，在第一时点，所述触发信号、所述闩锁信号、所述溢位信号、所述重置信号以及所述可编程脉冲信号为第一电压准位；在第二时点，所述溢位信号由所述第一电压准位转换为第二电压准位，所述闩锁信号以及所述重置信号为所述第一电压准位，所述可编程脉冲信号由所述第一电压准位转换为所述第二电压准位，所述触发信号为所述第二电压准位；在第三时点，所述重置信号、所述闩锁信号由所述第一电压准位转换为所述第二电压准位，所述触发信号、所述可编程脉冲信号、所述溢位信号为所述第二电压准位，其中，所述第一时点早于所述第二时点，所述第二时点早于所述第三时点。

5.根据权利要求4所述之处理器，其特征在于，在第四时点，所述触发信号由所述第一电压准位转换为所述第二电压准位，所述第四时点晚于所述第一时点并早于所述第二时点。

6.根据权利要求5所述之处理器，其特征在于，在第五时点，所述重置信号由所述第二电压准位转换为所述第一电压准位，所述第五时点晚于所述第三时点。

7.根据权利要求4、5或6其中一项所述之处理器，其特征在于，所述第一电压准位为高电压准位，所述第二电压准位为低电压准位。

8.根据权利要求3所述之处理器，其特征在于，所述正反器为D型正反器。

9.根据权利要求3所述之处理器，其特征在于，所述第一逻辑门以及所述第二逻辑门为与门。

10.根据权利要求3所述之处理器，其特征在于，以节制所述计时计数单元的计数与否来同步所述计时计数单元的动作。

11.根据权利要求3所述之处理器，其特征在于，所述计时计数控制模块包括二计时计数单元，所述计时计数单元彼此具有计数起始差异值，且以所述触发信号锁存所述计时计数单元其中一者的值，并于所述计时计数单元的其中另一者追上所述计时计数单元其中一者的值时，产生所述溢位信号。