[发明专利]一种碳化硅MOS器件

说明书

本发明公开了一种碳化硅MOS器件，包括金属漏极，金属漏极的上端面设有漏电极，漏电极的上端面设有N+型碳化硅衬底，N+型碳化硅衬底的上端面设置有N型碳化硅漂移区，N型碳化硅漂移区的上端面生长有碳化硅N‑外延层；碳化硅N‑外延层左上方和右上方均具有源极沟槽，源极沟槽下方自上而下具有碳化硅P+掺杂区以及碳化硅P型掺杂区；碳化硅N‑外延层的上端面设有源极金属，碳化硅N‑外延层和源极金属上设有贯穿的槽，槽内壁以及外表面设有栅氧化层，槽内设有栅极低阻淀积物；槽顶端自下而上依次设有栅氧化层、栅极低阻淀积物、栅极金属。本发明将栅氧化层设置为纵向，嵌入到碳化硅体内，导通时，电流路径更短，因此导通电阻更低，电流能力更强。

技术领域

本发明涉及半导体技术领域，具体涉及一种碳化硅MOS器件。

背景技术

碳化硅MOSFET器件是以宽禁带半导体材料碳化硅制造的下一代半导体器件。碳化硅材料诸多吸引人的特性，如10倍于硅材料的临界击穿电场强度、高的热导率、大的禁带宽度以及高电子饱和漂移速度等，使SiC材料成为了国际上功率半导体器件的研究热点，并在高功率应用场合，如高速铁路、混合动力汽车、智能高压直流输电等，碳化硅器件均被赋予了很高的期望。同时碳化硅功率器件对功率损耗的降低效果显著，使得碳化硅功率器件被誉为带动“新能源革命”的“绿色能源”器件。然而，因MOS沟道的不理想导致MOS沟道迁移率过低，极大地限制了碳化硅MOSFET通态电流密度。因此，具有更高沟道密度、从而具有更大通态电流密度的碳化硅UMOSFET受到的广泛关注和研究。尽管碳化硅UMOSFET具有更低通态电阻以及更紧凑的元胞布局，由于底部栅氧化层电场过高的问题，给碳化硅UMOSFET长久使用带来可靠性问题，造成器件长期稳定性差。

现有技术中在设置栅氧化层的过程中往往采用横向设置的方式，此种设置方式会增长电流流通路径，从而使得导通电阻更大。

发明内容

本发明所要解决的问题是：提供一种碳化硅MOS器件，将栅氧化层设置为纵向，嵌入到碳化硅体内，导通时，电流纵向流动，电流路径更短，因此导通电阻更低，电流能力更强。另一方面，同时也可以节省器件面积，提高单位面积内的器件个数，降低了生产成本。

本发明为解决上述问题所提供的技术方案为：一种碳化硅MOS器件，包括金属漏极，所述金属漏极的上端面设有漏电极，所述漏电极的上端面设有N+型碳化硅衬底，所述N+型碳化硅衬底的上端面设置有N型碳化硅漂移区，所述N型碳化硅漂移区的上端面生长有碳化硅N-外延层；所述碳化硅N-外延层左上方和右上方均具有源极沟槽，所述源极沟槽下方自上而下具有碳化硅P+掺杂区以及碳化硅P型掺杂区；所述碳化硅P+掺杂区以及碳化硅P型掺杂区的上端设有肖特基接触金属；所述碳化硅N-外延层的上端面设有源极金属，所述碳化硅N-外延层和源极金属上设有贯穿的槽，所述槽的内壁以及外表面设有栅氧化层，所述槽内设有栅极低阻淀积物；所述槽的顶端自下而上依次设有栅氧化层、栅极低阻淀积物、栅极金属。

优选的，所述碳化硅P型掺杂区的深度为0.6μm，掺杂浓度为3×1018cm-3。

优选的，所述碳化硅P+掺杂区的深度为0.3μm，掺杂浓度为1×1019cm-3。

优选的，所述金属漏极的总厚度大于1μm，且所述金属漏极为由金属材料为TiNiAg、VNiAg、TiNiAu、VNiAu中的一种或任意几种组合而成的淀积层。

优选的，所述碳化硅N-外延层的电阻率80-200Ω*CM，该外延层掺杂元素为氮原子。

优选的，所述栅极低阻淀积物为低阻多晶硅、金属钨、金属钛、氧化钛。

与现有技术相比，本发明的优点是：

1、本发明将栅氧化层设置为纵向，嵌入到碳化硅体内，导通时，电流纵向流动，电流路径更短，因此导通电阻更低，电流能力更强。另一方面，同时也可以节省器件面积，提高单位面积内的器件个数，降低了生产成本。