[发明专利]一种电路验证方法、装置、电子设备及存储介质

说明书

本申请实施例公开一种电路验证方法、装置、电子设备及存储介质，涉及集成电路技术领域，为能够提高对电路的验证效率而发明。所述电路验证方法包括：获取待验证电路的时钟分布信息；加载预先设置的时钟模型，并根据所述时钟分布信息将所述时钟模型实例化为所述待验证电路的时钟实例；配置所述时钟实例，以利用所述时钟实例产生的时钟信号对所述待验证电路进行验证。本申请适用于对电路进行验证。

技术领域

本申请涉及集成电路技术领域，尤其涉及一种电路验证方法、装置、电子设备及存储介质。

背景技术

随着集成电路的复杂度不断提升，单个芯片中的时钟数量越来越多。其中有些是相互关系固定的同步时钟，也有很多是相互关系不确定的异步时钟。区别于同步时钟之间信号交互的直接性，异步时钟的功能设计需要考虑的问题更为复杂。针对异步时钟之间的快慢关系，被传递信号的角色和功能，设计者需要采取不同的设计实现策略。如何创造足够多的异步时钟之间频率、相位等时钟特性的组合方式，验证设计电路在这些时序组合下功能都是正确的，是验证工作的一个巨大挑战。

在时下流行的UVM(Universal Verification Methodology，全局验证方法学)中，常规的异步时钟验证需要针对每个时钟定制一整套时钟控制、产生、收集的机制，例如包括：时钟事务(transaction)、时钟UVC(Universal Verification Component，全局验证元件)里的驱动器(driver)、与设计电路的接口(interface)，这些部件在验证环境(env)的装载，在测试用例(test case)和测试流程(test sequence)里的配置使用。为了完成电路验证，工程师不得不将这一整套代码调试起来，互相之间协同工作。被验证的设计电路有几个异步时钟，就需要几套这样的时钟套件，因此会耗费大量的精力和时间，验证效率低下。

发明内容

有鉴于此，本申请实施例提供一种电路验证方法、装置、电子设备及存储介质，能够提高对电路的验证效率。

第一方面，本申请实施例提供一种电路验证方法，包括：获取待验证电路的时钟分布信息；加载预先设置的时钟模型，并根据所述时钟分布信息将所述时钟模型实例化为所述待验证电路的时钟实例；配置所述时钟实例，以利用所述时钟实例产生的时钟信号对所述待验证电路进行验证。

根据本申请实施例的一种具体实现方式，所述加载预先设置的时钟模型，并根据所述时钟分布信息将所述时钟模型实例化为所述待验证电路的时钟实例包括：将所述时钟模型加载至所述待验证电路的验证环境中；根据所述时钟分布信息，检测所述待验证电路中是否设置有时钟发生器；根据检测结果对所述时钟模型进行实例化。

根据本申请实施例的一种具体实现方式，所述根据检测结果对所述时钟模型进行实例化包括：若所述检测结果为所述待验证电路中设置有时钟发生器，则截断所述时钟发生器与所述待验证电路的信号连接，并将所述时钟模型的时钟信号输出端与所述待验证电路的时钟输入端连接；若所述检测结果为所述待验证电路中未设置所述时钟发生器，则直接将所述时钟模型产生的时钟信号与所述待验证电路的时钟输入端连接。

根据本申请实施例的一种具体实现方式，所述配置所述时钟实例包括：根据所述检测结果配置所述时钟实例。

根据本申请实施例的一种具体实现方式，所述根据所述检测结果配置所述时钟实例包括：若所述待验证电路中设置有时钟发生器，则获取所述时钟发生器输出的第一时钟频率；根据所述第一时钟频率以及第一配置指令，配置所述时钟实例；若所述待验证电路中未设置时钟发生器，则根据第二配置指令，生成第二时钟频率；根据所述第二时钟频率以及所述第一配置指令，配置所述时钟实例。

根据本申请实施例的一种具体实现方式，所述第一配置指令包括以下至少一种：分频配置指令、漂移配置指令、抖动配置指令；所述第二配置指令包括发生配置指令。