[发明专利]使用熔丝的可调整列地址加扰

说明书

本标的物涉及使用熔丝的可调整列地址加扰。测试装置可检测存储器阵列的第一列平面中的第一错误及所述存储器阵列的第二列平面中的第二错误。所述测试装置可基于检测到所述第一错误及所述第二错误来识别与所述第一错误相关联的所述第一列平面的第一列地址及所述第二列平面的第二列地址。所述测试装置可对于所述第一列平面确定用于将所述第一列平面的列地址加扰到所述第一列平面的不同列地址的配置。在一些情况下，所述测试装置可执行与所述第一列平面相关联的熔丝的熔丝熔断以实施所述经确定配置。

交叉参考

本专利申请案主张Rehmeyer等人在2019年12月20日申请、标题为“使用熔丝的可调整列地址加扰(ADJUSTABLE COLUMN ADDRESS SCRAMBLE USING FUSES)”的第16/723,532号美国专利申请案的优先权，所述申请案已转让给其受让人且其全文以引用方式明确地并入本文中。

技术领域

技术领域涉及使用熔丝的可调整列地址加扰。

背景技术

下文大体上涉及一或多个存储器系统且更具体来说涉及使用熔丝的可调整列地址加扰。

存储器装置广泛用于将信息存储在各种电子装置中，例如计算机、无线通信装置、相机、数字显示器等。通过将存储器装置内的存储器单元编程到各种状态来存储信息。例如，二进制存储器单元可经编程到两种支持状态中的一者，通常由逻辑1或逻辑0来表示。在一些实例中，单个存储器单元可支持两种以上状态，其中的任一者可被存储。为了存取经存储信息，组件可读取或感测存储器装置中的至少一种经存储状态。为了存储信息，组件可将状态写入或编程在存储器装置中。

存在各种类型的存储器装置及存储器单元，包含磁性硬盘、随机存取存储器(RAM)、只读存储器(ROM)、动态RAM(DRAM)、同步动态RAM(SDRAM)、铁电RAM(FeRAM)、磁性RAM(MRAM)、电阻式RAM(RRAM)、快闪存储器、相变存储器(PCM)、自选存储器、硫族化物存储器技术等。存储器单元可为易失性或非易失性的。非易失性存储器(例如，FeRAM)可甚至在不存在外部电源的情况下维持其经存储逻辑状态达延长时段。易失性存储器装置(例如，DRAM)可在与外部电源断开连接时丢失其经存储状态。

发明内容

描述一种方法。所述方法可包含：检测存储器阵列的第一列平面中的第一错误及所述存储器阵列的第二列平面中的第二错误；至少部分地基于检测到所述第一错误及所述第二错误来识别与所述第一错误相关联的所述第一列平面的第一列地址及所述第二列平面的第二列地址；对于所述第一列平面，至少部分地基于识别所述第一列地址及所述第二列地址来确定用于将所述第一列平面的列地址加扰到所述第一列平面的不同列地址的配置；及至少部分地基于确定所述配置来执行与所述第一列平面相关联的熔丝的熔丝熔断以实施所述经确定配置。

描述一种设备。所述设备可包含：存储器阵列，其包括各自包括多个列的一或多个列平面；列地址解码器，其经配置以至少部分地基于输入到所述列地址解码器中的地址来在存取操作期间存取列平面的列；及一或多个熔丝，其与所述列地址解码器的输入耦合且用于实施用来当所述一或多个熔丝中的至少一者被熔断时将所述列平面的列地址加扰到所述列平面的不同列地址的配置。

描述一种方法。所述方法可包含：接收包括第一列平面的第一列地址的命令；至少部分地基于与加扰所述第一列平面的列地址相关联的熔丝的状态来加扰所述第一列地址；及至少部分地基于加扰所述第一列地址来存取与所述第一列地址不同的所述第一列平面的第二列地址。

附图说明

图1说明根据如本文中所揭示的实例的支持使用熔丝的可调整列地址加扰的系统的实例。

图2说明根据如本文中所揭示的实例的支持使用熔丝的可调整列地址加扰的测试设置的实例。

图3说明根据如本文中所揭示的实例的支持使用熔丝的可调整列地址加扰的列修复区的实例。