[发明专利]一种面向流传输的直接内存访问方法以及DMA控制器

说明书

本申请公开了一种面向流传输的直接内存访问方法以及DMA控制器，该方法包括：对获取到的待传输数据帧进行缓存；生成所述待传输数据帧对应的描述符，其中，所述描述符包括所述待传输数据帧对应的源地址、目的地址以及长度信息；将所述待传输数据帧和所述描述符封装成第一TLP帧，并将所述第一TLP帧传输至宿端的第二预设DMA控制器，以便所述第二预设DMA控制器对所述第一TLP帧进行解析和存储。由此可见，本申请中源端的第一预设DMA控制器在获取到待传输数据帧之后，由自身生成对应的描述符，然后将描述符随同待传输数据帧一起发送给宿端的第二预设DMA控制器，这样节约了获取描述符的时间消耗，减少了时延，提高了访问效率。

技术领域

本申请涉及计算机技术领域，特别涉及一种面向流传输的直接内存访问方法以及DMA控制器。

背景技术

在现有的DMA(Direct Memory Access，直接内存访问)操作过程中，CPU(centralprocessing unit，中央处理器)配置DMA控制器，DMA控制器发起总线的读写操作，将数据从源端搬移到宿端。DMA控制器作为从设备接受CPU的配置和管理，同时，DMA控制器也是主设备，能够直接发起总线操作，完成数据读写。CPU配置DMA控制器和IO(Input/Output，输入输出)接口设备，IO接口设备发出DMA请求，DMA控制器响应，完成数据读写。数据传输过程不需要CPU的参与，从而释放了CPU的运算资源。

在PCIe的系统中，CPU作为RC(Requester Completion)设备，通过PCIe的交换设备与IO接口所在的EP(Endpoint，终端)设备连接，实现IO接口数据访问内存的DMA控制器一般也位于EP设备中。如果IO接口为以太网之类的流传输接口，则DMA的工作过程如下：

CPU在内存中创建以太网帧收发的数据缓存队列，并创建数据缓存队列的描述符缓存区，配置DMA控制描述符缓存区地址指向创建好的描述符缓存区。以太网MAC(MediaAccess Control，介质访问控制)模块在收到MAC帧后，向DMA控制器申请C2H(Card toHost)的描述符，DMA控制器发出读请求，从系统缓存中读取C2H的描述符，再分配给DMA控制器实现传输C2H的以太网帧的功能。

上述传输过程中，要实现MAC帧的传输首先需要获取描述符，而描述符队列和DMA控制器处于PCIe总线的两端，读取过程需要频繁地进行PCIe总线操作，从而增加传输时延，虽然描述符可以提前读取，但是在数据突发的时候，描述符缓存队列有限，仍会出现需要等待描述符读取的情况，从而带来时延和时延抖动的增加。因此，如何进行直接内存访问以减少时延是本领域技术人员要解决的问题。

发明内容

有鉴于此，本申请的目的在于提供一种面向流传输的直接内存访问方法以及DMA控制器，能够减少时延，提高访问效率。其具体方案如下：

第一方面，本申请公开了一种面向流传输的直接内存访问方法，应用于源端的第一预设DMA控制器，包括：

对获取到的待传输数据帧进行缓存；

生成所述待传输数据帧对应的描述符，其中，所述描述符包括所述待传输数据帧对应的源地址、目的地址以及长度信息；

将所述待传输数据帧和所述描述符封装成第一TLP帧，并将所述第一TLP帧传输至宿端的第二预设DMA控制器，以便所述第二预设DMA控制器对所述第一TLP帧进行解析和存储。

可选地，所述面向流传输的直接内存访问方法，还包括：

向所述第二预设DMA控制器发送读描述状态请求帧；

接收所述第二预设DMA控制器在接收到所述读描述状态请求帧后返回的第二TLP帧，并对所述第二TLP帧进行解析，其中，所述第二TLP帧包括所述第二预设DMA控制器处理完成的数据帧的描述符的状态信息。

可选地，所述对所述第二TLP帧进行解析之后，还包括：